通过电子相位衍射术对环绕栅晶体管中应力弛豫和粗糙度进行三维原子级计量

为什么微型晶体管需要一种新型显微镜

每一代计算机芯片都将更多性能封装到更小的空间，将关键组件缩小到只有几十亿分之一米的量级。在这样的尺度上，即便是一个位置不对的原子或一处轻微的表面粗糙都能减慢晶体管或导致其失效。然而工程师用来观察芯片内部的大多数工具，要么看不到单个原子，要么无法揭示表面下面的结构。本研究引入了一种强大的成像方法，使研究人员能够以三维、按原子逐个地绘制下一代晶体管中被埋结构的分布。

从平面开关到包围式沟道

为了继续提升速度与能效，芯片制造商已从平面（planar）晶体管转向三维的环绕栅（GAA）设计。在GAA器件中，导电通道呈超薄硅片状，而控制栅通过氧化物和高介电常数材料层完全包绕该通道。这种几何结构对电子流的控制极为出色，在极端微缩时尤为关键。但它也产生了被埋的界面和由晶体与玻璃态材料交错组成、仅数个原子厚度的复杂堆叠。这些隐藏的边界可能包含粗糙、不连贯的空隙和其它强烈影响晶体管性能的缺陷，而用现有方法在三维中直接测量它们非常困难。

当今成像工具的局限

传统电子显微镜能够在二维上形成极为清晰的图像，但在厚样品中难以分辨前景与背景。电子穿过多层原子时，其路径会以复杂方式弯折和散射，造成误导性的对比并模糊深度信息。其它工具，如X射线断层扫描或原子探针断层成像，能提供三维视图，但要么缺乏原子分辨率，要么在处理轻元素和真实器件几何时存在困难。随着栅长缩小到10纳米以下，这些短板变得至关重要：硅与其氧化物界面上的一个微小空洞，或某处将原子拉离其位置的局部应变，都能显著降低电子迁移率并改变晶体管的工作电压。

一种新的内部观测方式：电子相位衍射术

作者展示了一种称为多切片电子相位衍射术的计算成像方法，克服了上述许多障碍。显微镜不是直接成像，而是在器件的薄截面上以略偏焦、重叠的探针扫描，同时在每个位置记录完整的衍射图样。这些四维数据编码了电子波前穿过样品时的变化。通过先进算法和对电子逐切片传播的真实模型，该方法重建出器件的三维静电势，获得接近原子级的横向分辨率和纳米级的深度分辨率。更为关键的是，它忠实呈现了诸如硅和氧等轻元素以及铪等较重元素，并校正了传统方法受困扰的多重散射效应。

在三维中观察界面、粗糙度与应变

将此技术应用于原型GAA测试结构时，揭示出早期方法模糊或完全未能发现的被埋特征。重建结果显示晶体硅通道中的堆垛错、铪氧化物侵入通道形成的针孔，以及硅—氧化物边界处的阶梯状边缘。通过在深度方向追踪成千上万个单个原子，作者量化了硅晶格如何从靠近界面的应变、扭曲排列逐步弛豫到在仅约5纳米厚的通道中心更规则、类似块体的结构。他们发现在这些狭窄通道中约有40%的硅仍处于应变状态，这对电子传输是一个显著比例。他们还直接测量了被埋界面的粗糙度以及沿通道方向的相关性，揭示了上下表面之间明显的差异，这反映出各界面的生长历史。

对更快、更可靠芯片的意义

由于该方法提供了关于粗糙度和应变的真正三维原子级测量，它为器件设计者提供了进行精确模拟所需的真实世界输入。作者使用简单模型估算，早期这些GAA测试器件中粗糙且缺陷丰富的界面，可能使电子迁移率相比更平滑的参考界面降低数倍到数十倍。同样重要的是，从制备样品到获得三维重建的工作流程可以在几天内完成，并使用配备现代像素化探测器的标准电子显微镜完成，这使其在工艺开发中作为反馈工具变得可行。简言之，这项工作表明工程师现在可以在制造流程的早期“看见”微型晶体管内部出问题的地方。这种可视性应有助于加速制程配方的调优，提高先进逻辑芯片的产率，甚至指导对被埋界面上原子级无序高度敏感的量子器件的设计。

引用: Karapetyan, S., Zeltmann, S.E., Wilk, G. et al. 3D atomic-scale metrology of strain relaxation and roughness in Gate-All-Around transistors via electron ptychography. Nat Commun 17, 3561 (2026). https://doi.org/10.1038/s41467-026-69733-1

关键词: 环绕栅晶体管, 电子相位衍射术, 原子级成像, 界面粗糙度, 半导体计量