3D-atomskala‑metrologi av avspänning och ojämnhet i Gate-All-Around‑transistorer med elektronptychografi

Varför små transistorer behöver en ny sorts mikroskop

Varje ny generation av datorsystem pressar in mer kapacitet på mindre yta och krymper nyckelkomponenter till bara några miljarddels meter. I dessa skalor kan även en enda förflyttad atom eller en lätt ojämn yta sakta ned en transistor eller få den att sluta fungera. De flesta verktyg som ingenjörer använder för att titta in i chip kan antingen inte se enskilda atomer eller kan inte avslöja vad som ligger under ytan. Den här studien presenterar en kraftfull avbildningsmetod som låter forskare kartlägga begravda strukturer i nästa generations transistorer i tre dimensioner, atom för atom.

Från plana switchar till omslutande portar

För att fortsätta förbättra hastighet och energieffektivitet har chip­tillverkare gått från plana ”planar”‑transistorer till tredimensionella gate‑all‑around (GAA)‑designer. I GAA‑enheter formas den ledande kanalen som ett ultratunt kiselark, och styrporten omsluter det helt genom lager av isolerande oxider och hög‑k‑material. Denna geometri ger utmärkt kontroll över elektronflödet, vilket är avgörande vid extrem miniaturisering. Men den skapar också begravda gränsytor och komplexa skikt av kristallina och glasartade material som är bara några atomer tjocka. Dessa dolda gränser kan innehålla ojämnheter, håligheter och andra defekter som starkt påverkar hur väl en transistor fungerar, och de är mycket svåra att mäta direkt i 3D med befintliga metoder.

Begränsningar hos dagens avbildningsverktyg

Traditionella elektronmikroskop kan skapa mycket skarpa bilder i två dimensioner, men de har svårt att avgöra vad som ligger framför respektive bakom i tjocka prover. När elektroner passerar många atomlager böjs och sprids deras banor på komplicerade sätt, vilket skapar vilseledande kontraster och suddig djupinformation. Andra verktyg, som röntgentomografi eller atomprobe‑tomografi, erbjuder tredimensionella vyer men saknar antingen atomupplösning eller har problem med lätta element och realistiska enhetsgeometrier. När gate‑längder krymper under 10 nanometer blir dessa begränsningar kritiska: en enda liten hålighet vid gränsytan mellan kisel och dess oxid, eller en lokal region med avspänning där atomer dragits ur position, kan drastiskt minska elektronrörligheten och förskjuta en transistors driftspänning.

Ett nytt sätt att se inuti: elektronptychografi

Författarna visar en beräkningsbaserad avbildningsmetod kallad multislice elektronptychografi som övervinner många av dessa hinder. Istället för att direkt bilda en bild skannar mikroskopet en lätt ur fokus förskjuten, överlappande probe över ett tunt tvärsnitt av enheten samtidigt som ett komplett diffraktionsmönster registreras vid varje position. Dessa fyrdimensionella data kodar hur elektronvågens fas och amplitud förändras när den passerar genom provet. Med avancerade algoritmer och en realistisk modell för hur elektroner propagerar skiva för skiva rekonstruerar metoden den tredimensionella elektrostatisk potentialen i enheten med nästan atomär lateral upplösning och nanometerrangens djupupplösning. Viktigt är att den troget fångar både lätta atomer som kisel och syre och tyngre såsom hafnium, samtidigt som den korrigerar för multipel spridning som plågar konventionella tillvägagångssätt.

Observera gränsytor, ojämnhet och avspänning i 3D

Tillämpad på prototypiska GAA‑teststrukturer avslöjar denna teknik begravda egenskaper som tidigare metoder antingen suddat ut eller missat helt. Rekonstruktionerna visar staplingsfel i den kristallina kiselskanalen, stiftliknande håligheter där hafniumoxid tränger in i kanalen, och trappstegsformade kanter vid kisels‑oxid‑gränsen. Genom att spåra tusentals enskilda atomer genom djupet kvantifierar författarna hur kiselsgittret gradvis relaxerar från en påverkad, förvrängd ordning nära gränsytan mot en mer regelbunden, bulk‑liknande struktur i mitten av en kanal som bara är omkring 5 nanometer tjock. De finner att ungefär 40 procent av kiseln i dessa smala kanaler förblir i ett påspänt tillstånd, en betydande andel för elektrontransport. De mäter också direkt hur ojämna de begravda gränsytorna är och hur den ojämnheten korrelerar längs kanalen, vilket avslöjar tydliga skillnader mellan över- och undersida som speglar varje gränsytas tillväxthistoria.

Vad det betyder för snabbare och mer pålitliga chip

Eftersom metoden levererar verkliga tredimensionella, atom­ska­­liga mätningar av ojämnhet och avspänning ger den det verkliga indata som kretsdesigner behöver för korrekta simuleringar. Med enkla modeller uppskattar författarna att de ojämna och defektrika gränsytorna i dessa tidiga GAA‑testenheter kan minska elektronrörligheten med faktorer från flera till tiotals jämfört med en jämnare referensgränsyta. Lika viktigt är att arbetsflödet — från provberedning till en 3D‑rekonstruktion — kan genomföras på några dagar och använder standardelektronmikroskop utrustade med moderna pixlade detektorer. Det gör metoden praktisk som ett återkopplingsverktyg under processutveckling. Enkelt uttryckt visar detta arbete att ingenjörer nu kan ”se” var deras små transistorer går fel, djupt inne i enheten, tidigt i tillverkningskedjan. Denna insyn bör hjälpa till att snabba upp justering av tillverkningsrecept, förbättra avkastningen i avancerade logikkretsar och till och med vägleda designen av kvantapparater som är mycket känsliga för atomskalig oordning vid begravda gränsytor.

Citering: Karapetyan, S., Zeltmann, S.E., Wilk, G. et al. 3D atomic-scale metrology of strain relaxation and roughness in Gate-All-Around transistors via electron ptychography. Nat Commun 17, 3561 (2026). https://doi.org/10.1038/s41467-026-69733-1

Nyckelord: gate-all-around‑transistorer, elektronptychografi, atomskalig avbildning, gränsyteojämnhet, metrologi för halvledare