Métrologie 3D à l’échelle atomique de la relaxation de contrainte et de la rugosité dans les transistors Gate-All-Around par ptychographie électronique

Pourquoi les transistors minuscules nécessitent un nouveau type de microscope

Chaque nouvelle génération de puces informatiques concentre davantage de performance dans un espace réduit, comprimant des composants essentiels jusque dans quelques milliardièmes de mètre. À ces échelles, même un seul atome mal placé ou une surface légèrement rugueuse peut ralentir un transistor ou provoquer sa défaillance. Pourtant, la plupart des instruments dont se servent les ingénieurs pour examiner l’intérieur des puces ne permettent ni de voir les atomes individuels ni de révéler ce qui se trouve sous la surface. Cette étude présente une approche d’imagerie puissante qui permet aux chercheurs de cartographier en trois dimensions les structures enfouies dans les transistors de nouvelle génération, atome par atome.

Des commutateurs plats aux fils qui enserrent

Pour continuer à améliorer la vitesse et l’efficacité énergétique, les fabricants de puces sont passés de transistors « planaires » plats à des architectures tridimensionnelles gate-all-around (GAA). Dans les dispositifs GAA, le canal conducteur prend la forme d’une feuille de silicium ultra‑fine, et la grille de commande enveloppe entièrement ce canal à travers des couches d’oxydes isolants et de matériaux à constante diélectrique élevée. Cette géométrie offre un contrôle excellent du flux d’électrons, essentiel à des niveaux d’intégration extrêmes. Mais elle crée aussi des interfaces enfouies et des empilements complexes de matériaux cristallins et amorphes de seulement quelques atomes d’épaisseur. Ces frontières cachées peuvent présenter de la rugosité, des vides et d’autres défauts qui influent fortement sur les performances du transistor, et pourtant elles sont très difficiles à mesurer directement en 3D avec les méthodes existantes.

Les limites des outils d’imagerie actuels

Les microscopes électroniques traditionnels peuvent produire des images d’une grande netteté en deux dimensions, mais ils peinent à distinguer ce qui est devant de ce qui est derrière dans des échantillons épais. Lorsque les électrons traversent de nombreuses couches atomiques, leurs trajectoires se courbent et se dispersent de manière complexe, créant des contrastes trompeurs et estompant la profondeur. D’autres outils, comme la tomographie aux rayons X ou la tomographie atomique par sonde, offrent des vues tridimensionnelles mais manquent soit de résolution atomique, soit ont des difficultés avec les éléments légers et les géométries réalistes des dispositifs. À mesure que les longueurs de grille passent sous les 10 nanomètres, ces limites deviennent critiques : un petit vide à l’interface silicium/oxyde, ou une zone locale de contrainte où des atomes sont déplacés, peut réduire fortement la mobilité des électrons et décaler la tension de fonctionnement d’un transistor.

Une nouvelle manière de voir l’intérieur : la ptychographie électronique

Les auteurs présentent une méthode d’imagerie computationnelle appelée ptychographie électronique multislice qui surmonte nombre de ces obstacles. Plutôt que de former directement une image, le microscope balaye une sonde légèrement défocalisée et recouvrante sur une coupe mince de l’appareil tout en enregistrant à chaque position un motif de diffraction complet. Ces données en quatre dimensions codent la façon dont le front d’onde électronique évolue en traversant l’échantillon. Grâce à des algorithmes avancés et à un modèle réaliste de la propagation des électrons tranche par tranche, la méthode reconstruit le potentiel électrostatique tridimensionnel de l’appareil avec une résolution latérale proche de l’échelle atomique et une résolution en profondeur de l’ordre du nanomètre. Surtout, elle capture fidèlement à la fois les atomes légers comme le silicium et l’oxygène et les atomes plus lourds comme l’hafnium, tout en corrigeant la diffusion multiple qui perturbe les approches conventionnelles.

Observer interfaces, rugosité et contraintes en 3D

Appliquée à des structures tests GAA prototypes, cette technique révèle des caractéristiques enfouies que les méthodes antérieures floutaient ou manquaient complètement. Les reconstructions montrent des défauts d’empilement dans le canal cristallin en silicium, des pinholes où l’oxyde d’hafnium s’insinue dans le canal, et des bords en marches à la frontière silicium–oxyde. En suivant des milliers d’atomes individuels en profondeur, les auteurs quantifient comment le réseau de silicium se relaxe progressivement d’un arrangement contraint et déformé près de l’interface vers une structure plus régulière, proche du volume, au centre d’un canal d’environ 5 nanomètres d’épaisseur. Ils constatent qu’environ 40 % du silicium dans ces canaux étroits reste en état contraint, une fraction significative pour le transport électronique. Ils mesurent aussi directement la rugosité des interfaces enfouies et la corrélation de cette rugosité le long du canal, révélant des différences nettes entre les surfaces supérieure et inférieure qui reflètent l’histoire de croissance de chaque interface.

Ce que cela signifie pour des puces plus rapides et plus fiables

Parce que la méthode fournit des mesures tridimensionnelles réelles à l’échelle atomique de la rugosité et de la contrainte, elle apporte les données concrètes dont les concepteurs de dispositifs ont besoin pour des simulations précises. À l’aide de modèles simples, les auteurs estiment que les interfaces rugueuses et riches en défauts de ces premiers dispositifs tests GAA pourraient réduire la mobilité électronique d’un facteur de plusieurs unités à plusieurs dizaines par rapport à une interface de référence plus lisse. Autre point important : la chaîne de travail — de la préparation de l’échantillon à l’obtention d’une reconstruction 3D — peut tenir en quelques jours et utilise des microscopes électroniques standard équipés de détecteurs pixelisés modernes. Cela rend la méthode pratique comme outil de rétroaction pendant le développement des procédés. En termes clairs, ce travail montre que les ingénieurs peuvent désormais « voir » où leurs transistors minuscules posent problème, profondément à l’intérieur du dispositif, tôt dans la chaîne de fabrication. Cette visibilité devrait aider à accélérer l’ajustement des recettes de fabrication, améliorer les rendements des circuits logiques avancés et même orienter la conception de dispositifs quantiques très sensibles au désordre atomique aux interfaces enfouies.

Citation: Karapetyan, S., Zeltmann, S.E., Wilk, G. et al. 3D atomic-scale metrology of strain relaxation and roughness in Gate-All-Around transistors via electron ptychography. Nat Commun 17, 3561 (2026). https://doi.org/10.1038/s41467-026-69733-1

Mots-clés: transistors gate-all-around, ptychographie électronique, imagerie à l’échelle atomique, rugosité d’interface, métrologie des semi-conducteurs