Энергоэффективный Flash‑SAR АЦП с двухступенчатой флэш‑структурой в 0,18 μm CMOS‑технологии

Почему важны более быстрые и экономные чипы

Каждый раз, когда ваш телефон транслирует видео, умный датчик отслеживает пульс или чип ИИ слушает ключевое слово, крошечные схемы должны переводить сигналы реального мира — напряжения и токи — в цифровые биты. Эти преобразователи, называемые аналогово‑цифровыми преобразователями, часто определяют, насколько быстро и эффективно устройства могут «видеть» и понимать окружение. В этой статье представлен новый дизайн преобразователя, стремящийся захватывать данные очень быстро, при этом экономно расходуя энергию — сочетание, полезное для множества подключённых устройств, медицинских приборов и ИИ‑систем.

Преобразование волн в числа

В основе современной электроники лежит простая, но требовательная задача: превращать плавные аналоговые волны в чёткие цепочки нулей и единиц. Два классических подхода доминируют в этой области. Первый, известный своей ослепительной скоростью, сравнивает входной сигнал с множеством фиксированных уровней одновременно, подобно десяткам судей, поднимающих таблички в одно мгновение; это делает его быстрым, но прожорливым по энергии и занимаемой площади на кристалле. Второй, более экономичный подход действует шаг за шагом, уточняя значение за несколько раундов; он требует гораздо меньше аппаратных ресурсов и энергии, но обычно не справляется с очень быстрыми сигналами. Разработка преобразователя, который был бы одновременно быстрым и эффективным, означает объединение сильных сторон обоих подходов.

Гибридный путь, выбирающий лучшее

Работа, описанная в этой статье, комбинирует оба подхода в одном 8‑битном преобразователе, работающем на частоте 100 миллионов измерений в секунду в зрелом технологическом процессе. Передняя часть схемы использует небольшой быстрый блок для получения грубого значения сигнала, тогда как задняя часть применяет энергосберегающий пошаговый этап для уточнения результата. Разделив задачу таким образом, дизайн избегает сотен постоянно включённых сравнительных блоков, при этом всё ещё реагирует на входной сигнал мгновенно. Тщательное управление синхронизацией передаёт грубый результат от первой ступени ко второй и оркеструет последовательность сравнений без траты тактов процессора попусту.

Более умные узлы внутри

Чтобы сделать быстрый передний этап компактным и эффективным, автор использует хитрую двухступенчатую структуру. Вместо того чтобы сравнивать вход с шестнадцатью уровнями одновременно, схема сначала определяет, в какой крупной четверти диапазона находится сигнал, а затем приближает значение, сравнивая внутри этого меньшего участка. Этот приём сокращает число сравнительных блоков с шестнадцати до шести. Сами блоки построены вокруг «плавающего» инверторного усилителя, который не потребляет постоянного тока, потребляя энергию лишь в краткие моменты работы. Дизайн даже позволяет двум шагам сравнения использовать одни и те же внутренние элементы хранения, дополнительно уменьшая площадь кристалла без потери скорости.

Тонкая настройка при малом энергопотреблении

После получения грубого значения вторая ступень выполняет четыре быстрых шага уточнения с использованием схемы конденсаторов, работающей вокруг центрального уровня напряжения. Такой способ коммутации снижает энергию, теряемую при каждом заряде и разряде — а это одна из основных статей расхода в многих преобразователях. Тщательно спроектированный сравнительный блок на этом этапе усиливает малые разности напряжений в два приёма, помогая удерживать шум и нежелательные выбросы под контролем при сохранении высокой скорости реакции. Моделирование в различных технологических условиях, при разных температурах и уровнях питания показывает, что схема удерживает свою точность даже при воздействии широкополосных электрических помех.

Что говорят числа о практическом эффекте

При тестировании в подробных компьютерных моделях новый преобразователь достигает эффективной точности, близкой к идеальным восьми битам, при потреблении чуть более четырёх тысячных ватта. По сравнению с более ранними разработками схожего размера, он выигрывает примерно один дополнительный бит полезной точности по сравнению с традиционным сверхбыстрым преобразователем и работает примерно в 2 500 раз быстрее, чем чисто пошаговая архитектура в том же процессе, одновременно улучшая общий показатель эффективности почти в десять раз. В практических терминах это значит, что будущие радиоприёмники, датчики и ускорители ИИ, построенные по этой схеме, смогут захватывать более богатые сигналы на более высоких скоростях, не разряжая батареи так быстро, что поможет умным устройствам стать и более точными, и более устойчивыми.

Цитирование: Xue, S. An energy-efficient Flash-SAR ADC with two-step flash structure in a 0.18 μm CMOS process. Sci Rep 16, 13677 (2026). https://doi.org/10.1038/s41598-026-43435-6

Ключевые слова: аналогово‑цифровые преобразователи, низкопотребляющая электроника, смешанные сигнальные схемы, интернет вещей, высокоскоростной сбор данных