Un ADC Flash‑SAR de bajo consumo con estructura flash en dos etapas en un proceso CMOS de 0,18 μm

Por qué importan los chips más rápidos y eficientes

Cada vez que tu teléfono transmite vídeo, un sensor inteligente registra tu ritmo cardiaco o un chip de IA escucha una palabra clave, diminutos circuitos deben traducir señales del mundo real —voltajes y corrientes— en bits digitales. Estos traductores, llamados convertidores analógico‑a‑digital, a menudo marcan el límite de la velocidad y la eficiencia con que los dispositivos pueden percibir y comprender el entorno. Este artículo presenta un nuevo diseño de convertidor que busca capturar datos muy rápido consumiendo muy poca energía, una combinación que podría beneficiar a muchos dispositivos conectados, equipos médicos y sistemas de IA.

Convertir ondas en números

En el núcleo de la electrónica moderna hay una tarea sencilla pero exigente: convertir ondas analógicas suaves en cadenas nítidas de ceros y unos. Dominan dos enfoques clásicos. Uno, conocido por su velocidad cegadora, compara la señal de entrada con muchos niveles fijos a la vez, como docenas de jueces levantando tarjetas en un solo instante; esto lo hace rápido pero exigente en consumo y área de chip. El otro, más frugal, funciona paso a paso, afinando el valor correcto en varias rondas; usa mucho menos hardware y energía, pero por lo general no puede seguir señales muy rápidas. Diseñar un convertidor que sea a la vez veloz y eficiente implica combinar las fortalezas de ambos mundos.

Un camino híbrido que elige lo mejor de cada uno

El trabajo descrito en este artículo combina los dos enfoques en un único convertidor de ocho bits que opera a 100 millones de mediciones por segundo en un proceso de chip maduro. La parte frontal del circuito usa una etapa pequeña y rápida para capturar el valor aproximado de la señal, mientras que la parte trasera emplea una etapa escalonada y ahorradora de energía para refinar el resultado. Al dividir la tarea de este modo, el diseño evita cientos de comparadores siempre activos y, aun así, responde a las señales entrantes en un único instante. Un control cuidadoso del tiempo transmite el resultado aproximado de la primera etapa a la segunda y orquesta la secuencia de comparaciones sin desperdiciar ciclos de reloj.

Bloques constructivos más inteligentes bajo el capó

Para que la etapa frontal rápida sea compacta y eficiente, el autor utiliza una estructura ingeniosa en dos pasos. En lugar de comparar la entrada contra dieciséis niveles a la vez, el circuito decide primero en qué cuarto amplio del rango se encuentra la señal y luego se centra y compara dentro de esa región más pequeña. Este truco reduce el número de bloques de comparación de dieciséis a seis. Esos bloques están construidos alrededor de un amplificador inversor "flotante" que no consume corriente continua, tomando energía solo durante breves instantes de actividad. El diseño incluso permite que dos pasos de comparación compartan las mismas partes de almacenamiento interno, recortando aún más la huella de silicio sin ralentizar el funcionamiento.

Ajuste fino con un uso de energía contenido

Una vez conocido el valor aproximado, la segunda etapa realiza cuatro pasos rápidos de refinamiento usando una disposición de condensadores que se conmuta alrededor de un nivel de tensión central. Este estilo de conmutación reduce la energía perdida cada vez que el circuito carga y descarga, un coste importante en muchos convertidores. Un bloque de comparación cuidadosamente diseñado en esta etapa amplifica pequeñas diferencias de tensión en dos pasos, ayudando a mantener el ruido y las perturbaciones por retroacción bajo control sin sacrificar rapidez. Simulaciones a través de diferentes condiciones de fabricación, temperaturas y tensiones de alimentación muestran que el circuito mantiene bien su precisión, incluso cuando se ve afectado por ruido eléctrico de banda ancha.

Lo que dicen los números sobre el impacto en el mundo real

Cuando se prueba en modelos computacionales detallados, el nuevo convertidor alcanza una precisión efectiva cercana a sus ideales ocho bits mientras consume poco más de cuatro milésimas de vatio. En comparación con diseños anteriores de tamaño similar, gana aproximadamente un bit adicional de precisión útil sobre un convertidor tradicional muy rápido y funciona unas 2.500 veces más rápido que un diseño puramente paso a paso en el mismo proceso, todo ello mejorando una puntuación global de eficiencia en casi un factor de diez. En términos cotidianos, esto significa que radios, sensores y aceleradores de IA futuros basados en este enfoque podrían capturar señales más ricas a mayores velocidades sin agotar las baterías tan rápido, ayudando a que los dispositivos inteligentes sean tanto más precisos como más sostenibles.

Cita: Xue, S. An energy-efficient Flash-SAR ADC with two-step flash structure in a 0.18 μm CMOS process. Sci Rep 16, 13677 (2026). https://doi.org/10.1038/s41598-026-43435-6

Palabras clave: convertidores analógico‑a‑digital, electrónica de bajo consumo, circuitos mixtos, internet de las cosas, adquisición de datos de alta velocidad