Efektywny energetycznie przetwornik Flash‑SAR ADC z dwustopniową strukturą flash w technologii CMOS 0,18 μm

Dlaczego szybsze, oszczędniejsze układy mają znaczenie

Za każdym razem, gdy telefon strumieniuje wideo, inteligentny czujnik monitoruje tętno lub układ AI nasłuchuje słowa wybudzenia, małe obwody muszą przetłumaczyć sygnały z rzeczywistości — napięcia i prądy — na cyfrowe bity. Te tłumacze, zwane przetwornikami analogowo‑cyfrowymi, często determinują, jak szybko i efektywnie urządzenia mogą postrzegać i rozumieć otoczenie. Artykuł przedstawia nową konstrukcję przetwornika, która ma na celu bardzo szybkie pobieranie danych przy niskim zużyciu energii — połączenie korzystne dla wielu połączonych urządzeń, narzędzi medycznych i systemów AI.

Zmiana fal w liczby

W centrum współczesnej elektroniki znajduje się proste, ale wymagające zadanie: zamiana płynnych sygnałów analogowych w czytelne ciągi zer i jedynek. Dominują dwa klasyczne podejścia. Jedno, znane z oszałamiającej prędkości, porównuje sygnał wejściowy z wieloma ustalonymi poziomami jednocześnie, jak dziesiątki sędziów unoszących kartki punktowe w jednej chwili; to czyni je szybkim, ale łakomym na moc i powierzchnię krzemową. Drugie, bardziej oszczędne podejście działa krok po kroku, zawężając wartość przez kolejne rundy; wykorzystuje znacznie mniej sprzętu i energii, lecz zwykle nie nadąża za bardzo szybkimi sygnałami. Zaprojektowanie przetwornika, który jest jednocześnie szybki i efektywny, oznacza pogodzenie zalet obu światów.

Ścieżka hybrydowa wybierająca to, co najlepsze

Praca opisana w artykule łączy oba podejścia w jednym ośmiobitowym przetworniku, działającym z prędkością 100 milionów pomiarów na sekundę w dojrzałym procesie technologicznym. Przednia część układu wykorzystuje mały, szybki etap do uchwycenia wstępnej wartości sygnału, podczas gdy tylna część używa energooszczędnego, krokowego etapu do doprecyzowania wyniku. Dzieląc zadanie w ten sposób, konstrukcja unika setek stale aktywnych bloków porównawczych, a jednocześnie reaguje na nadchodzące sygnały w pojedynczym cyklu. Staranna kontrola timingowa przekazuje przybliżony wynik z pierwszego etapu do drugiego i orkiestruje sekwencję porównań bez marnowania cykli zegara.

Mądrzejsze bloki konstrukcyjne „pod maską”

Aby uczynić szybki przedni etap kompaktowym i wydajnym, autor wykorzystuje sprytną dwustopniową strukturę. Zamiast porównywać wejście z szesnastoma poziomami naraz, układ najpierw decyduje, w której szerokiej ćwiartce zakresu leży sygnał, a potem przybliża i porównuje w tym mniejszym regionie. Sztuczka ta zmniejsza liczbę bloków porównawczych z szesnastu do sześciu. Same bloki opierają się na „pływającym” wzmacniaczu‑inwerterze, który nie pobiera stałego prądu, zasilając się tylko w krótkich chwilach aktywności. Projekt pozwala nawet, by dwa kroki porównawcze dzieliły te same wewnętrzne elementy pamięci, dodatkowo redukując zajętość krzemu bez spowalniania działania.

Precyzyjne dopracowanie przy łagodnym zużyciu energii

Po ustaleniu przybliżonej wartości drugi etap wykonuje cztery szybkie kroki doprecyzowania, wykorzystując układ kondensatorów przesuwających się wokół napięcia środkowego. Ten sposób przełączania redukuje energię tracone przy każdym ładowaniu i rozładowaniu, co jest znaczącym kosztem w wielu przetwornikach. Starannie zaprojektowany blok porównawczy w tym etapie wzmacnia małe różnice napięć w dwóch krokach, pomagając utrzymać hałas i niepożądane sprzężenia zwrotne pod kontrolą, a jednocześnie zachowując szybką reakcję. Symulacje w różnych warunkach produkcyjnych, temperaturowych i przy zmiennym napięciu zasilania pokazują, że układ utrzymuje dokładność nawet w obecności szerokopasmowych zakłóceń elektrycznych.

Co mówią liczby o wpływie w praktyce

W testach w szczegółowych modelach komputerowych nowy przetwornik osiąga efektywną precyzję zbliżoną do idealnych ośmiu bitów przy poborze mocy nieco ponad czterech tysięcznych wata. W porównaniu z wcześniejszymi konstrukcjami o podobnej wielkości zyskuje około jednego dodatkowego bitu użytecznej precyzji nad tradycyjnym bardzo szybkim przetwornikiem i działa około 2 500 razy szybciej niż czysto krokowe rozwiązanie w tym samym procesie, przy jednoczesnej poprawie ogólnego wskaźnika efektywności niemal dziesięciokrotnie. W praktyce oznacza to, że przyszłe radioodbiorniki, czujniki i akceleratory AI zbudowane w oparciu o to podejście będą mogły rejestrować bogatsze sygnały z większą prędkością bez tak szybkiego rozładowywania baterii, pomagając urządzeniom stawać się zarówno dokładniejszymi, jak i bardziej zrównoważonymi.

Cytowanie: Xue, S. An energy-efficient Flash-SAR ADC with two-step flash structure in a 0.18 μm CMOS process. Sci Rep 16, 13677 (2026). https://doi.org/10.1038/s41598-026-43435-6

Słowa kluczowe: przetworniki analogowo‑cyfrowe, niskomocowa elektronika, układy mieszane, internet rzeczy, wysokoprzepustowe pozyskiwanie danych