Um ADC Flash‑SAR eficiente em energia com estrutura flash em dois passos em processo CMOS de 0,18 μm

Por que chips mais rápidos e econômicos importam

Cada vez que seu telefone transmite vídeo, um sensor inteligente monitora sua frequência cardíaca ou um chip de IA escuta uma palavra de ativação, pequenos circuitos precisam traduzir sinais do mundo real — tensões e correntes — em bits digitais. Esses tradutores, chamados conversores analógico‑para‑digital, frequentemente definem os limites de quão rápido e quão eficientemente dispositivos conseguem ver e entender o mundo. Este artigo apresenta um novo projeto de conversor que busca capturar dados muito rapidamente enquanto consome pouca energia, uma combinação que pode beneficiar muitos aparelhos conectados, instrumentos médicos e sistemas de IA.

Convertendo ondas em números

No cerne da eletrônica moderna está uma tarefa simples, porém exigente: transformar ondas analógicas suaves em sequências nítidas de zeros e uns. Duas abordagens clássicas dominam. Uma, conhecida por sua velocidade estonteante, compara o sinal de entrada contra muitos níveis fixos ao mesmo tempo, como dezenas de jurados levantando cartões de pontuação num só instante; isso a torna rápida, mas ávida por energia e área no chip. A outra, mais econômica, trabalha passo a passo, reduzindo a incerteza ao longo de várias rodadas; usa muito menos hardware e energia, mas geralmente não acompanha sinais muito rápidos. Projetar um conversor que seja ao mesmo tempo rápido e eficiente significa combinar as forças desses dois mundos.

Um caminho híbrido que escolhe o melhor dos dois

O trabalho descrito neste artigo combina as duas abordagens em um único conversor de oito bits que opera a 100 milhões de medições por segundo em um processo de fabricação maduro. A frente do circuito usa um estágio pequeno e rápido para capturar o valor aproximado do sinal, enquanto a parte posterior utiliza um estágio passo‑a‑passo que economiza energia para refinar o resultado. Ao dividir a tarefa dessa forma, o projeto evita centenas de comparadores sempre ativos, sem deixar de reagir ao sinal de entrada num único instante. Um controle de temporização cuidadoso transfere o resultado aproximado do primeiro estágio para o segundo e orquestra a sequência de comparações sem desperdiçar ciclos de relógio.

Blocos mais inteligentes sob o capô

Para tornar o estágio frontal rápido compacto e eficiente, o autor usa uma estrutura engenhosa em dois passos. Em vez de comparar a entrada contra dezesseis níveis ao mesmo tempo, o circuito primeiro decide em qual quarto amplo da faixa o sinal se encontra e então foca e compara dentro dessa região menor. Esse truque reduz o número de blocos de comparação de dezesseis para seis. Esses blocos são construídos em torno de um amplificador inversor "flutuante" que não consome corrente contínua, puxando energia apenas durante breves instantes de ação. O projeto permite ainda que dois passos de comparação compartilhem as mesmas partes internas de armazenamento, reduzindo ainda mais a área de silício sem diminuir o desempenho.

Ajustes finos com uso moderado de energia

Depois que o valor aproximado é conhecido, o segundo estágio realiza quatro rápidas etapas de refinamento usando um arranjo de capacitores que comuta em torno de um nível de tensão central. Esse estilo de comutação reduz a energia perdida sempre que o circuito carrega e descarrega, que é um custo importante em muitos conversores. Um bloco de comparação cuidadosamente projetado nessa fase amplifica pequenas diferenças de tensão em dois passos, ajudando a manter o ruído e o retorno indesejado sob controle enquanto reage rapidamente. Simulações em diferentes condições de fabricação, temperaturas e tensões de alimentação mostram que o circuito mantém bem sua precisão, mesmo quando perturbado por ruído elétrico de banda larga.

O que os números dizem sobre o impacto no mundo real

Em testes com modelos computacionais detalhados, o novo conversor atinge uma precisão efetiva próxima ao ideal de oito bits enquanto consome pouco mais de quatro milésimos de watt. Em comparação com projetos anteriores de tamanho similar, ele ganha aproximadamente um bit extra de precisão útil em relação a um conversor tradicional muito rápido e opera cerca de 2.500 vezes mais rápido que um projeto puramente passo‑a‑passo no mesmo processo, tudo isso melhorando uma métrica de eficiência geral em quase um fator de dez. Em termos práticos, isso significa que futuros rádios, sensores e aceleradores de IA construídos com essa abordagem poderão capturar sinais mais ricos em velocidades maiores sem esgotar as baterias tão rapidamente, ajudando dispositivos inteligentes a ficarem ao mesmo tempo mais precisos e mais sustentáveis.

Citação: Xue, S. An energy-efficient Flash-SAR ADC with two-step flash structure in a 0.18 μm CMOS process. Sci Rep 16, 13677 (2026). https://doi.org/10.1038/s41598-026-43435-6

Palavras-chave: conversores analógico‑para‑digital, eletrônica de baixo consumo, circuitos mistos, internet das coisas, aquisição de dados em alta velocidade