Un ADC Flash-SAR a risparmio energetico con struttura flash in due fasi in un processo CMOS a 0,18 μm

Perché chip più veloci e parsimoniosi sono importanti

Ogni volta che il tuo telefono riproduce in streaming un video, un sensore intelligente misura il battito cardiaco o un chip AI ascolta una parola d’attivazione, piccoli circuiti devono tradurre segnali del mondo reale — tensioni e correnti — in bit digitali. Questi traduttori, chiamati convertitori analogico‑digitale, spesso fissano i limiti di quanto rapidamente ed efficientemente i dispositivi possono percepire e interpretare l’ambiente. Questo articolo presenta un nuovo progetto di convertitore che mira a catturare i dati molto velocemente consumando poca energia, una combinazione utile per molti dispositivi connessi, strumenti medici e sistemi AI.

Trasformare onde in numeri

Al centro dell’elettronica moderna c’è un compito semplice ma esigente: trasformare onde analogiche continue in stringhe nette di zero e uno. Due approcci classici dominano il campo. Uno, noto per la sua velocità fulminea, confronta il segnale d’ingresso con molti livelli fissi contemporaneamente, come dozzine di giudici che alzano cartellini in un istante; questo lo rende veloce ma avido di potenza e di area su chip. L’altro, più parsimonioso, procede per gradi, restringendo il valore corretto in più passaggi; utilizza molta meno logica e energia ma di solito non riesce a seguire segnali molto rapidi. Progettare un convertitore sia veloce che efficiente significa fondere i punti di forza di questi due mondi.

Un percorso ibrido che sceglie il meglio

Il lavoro descritto in questo articolo combina i due approcci in un unico convertitore a otto bit che opera a 100 milioni di misure al secondo in un processo di chip maturo. La parte iniziale del circuito usa uno stadio piccolo e veloce per catturare il valore approssimativo del segnale, mentre la parte finale impiega uno stadio passo‑passo a risparmio energetico per affinare il risultato. Suddividendo il compito in questo modo, il progetto evita centinaia di comparatori sempre attivi pur reagendo ai segnali in un singolo istante. Un controllo temporale accurato trasferisce il risultato grezzo dal primo stadio al secondo e orchestra la sequenza delle comparazioni senza sprecare cicli di clock.

Blocchi costruttivi più intelligenti sotto il cofano

Per rendere compatto ed efficiente lo stadio frontale veloce, l’autore utilizza una intelligente struttura in due fasi. Invece di confrontare l’ingresso con sedici livelli contemporaneamente, il circuito decide prima in quale ampio quarto dell’intervallo si trova il segnale, quindi si concentra e confronta all’interno di quella regione più piccola. Questo trucco riduce il numero di blocchi di comparazione da sedici a sei. Questi blocchi sono a loro volta costruiti attorno a un amplificatore invertente “floating” che non assorbe corrente continua, consumando energia solo durante brevi istanti di azione. Il progetto permette perfino a due passi di comparazione di condividere gli stessi elementi di memoria interni, riducendo ulteriormente l’ingombro su silicio senza rallentare il funzionamento.

Affinamenti con basso dispendio energetico

Dopo aver ottenuto il valore approssimativo, il secondo stadio esegue quattro rapidi passi di raffinamento usando una disposizione di condensatori che ruota attorno a un livello di tensione centrale. Questo stile di commutazione riduce l’energia persa ogni volta che il circuito carica e scarica, un costo significativo in molti convertitori. Un blocco di comparazione accuratamente progettato in questa fase amplifica piccole differenze di tensione in due stadi, contribuendo a contenere rumore e retroazione indesiderata pur rispondendo rapidamente. Simulazioni su diverse condizioni di fabbricazione, temperature e tensioni di alimentazione mostrano che il circuito mantiene bene la precisione anche quando è disturbato da rumore elettrico a banda larga.

Cosa dicono i numeri sull’impatto pratico

Testato con modelli dettagliati al computer, il nuovo convertitore raggiunge una precisione effettiva vicina al suo ideale di otto bit consumando poco più di quattro millesimi di watt. Rispetto a progetti precedenti di dimensioni simili, guadagna circa un bit utile in più rispetto a un convertitore tradizionale molto veloce e funziona circa 2.500 volte più velocemente di un design puramente step‑by‑step nello stesso processo, il tutto migliorando un indice complessivo di efficienza di quasi un fattore dieci. In termini pratici, ciò significa che future radio, sensori e acceleratori AI costruiti attorno a questo approccio potrebbero acquisire segnali più ricchi a velocità maggiori senza drenare le batterie tanto in fretta, aiutando i dispositivi intelligenti a diventare allo stesso tempo più precisi e più sostenibili.

Citazione: Xue, S. An energy-efficient Flash-SAR ADC with two-step flash structure in a 0.18 μm CMOS process. Sci Rep 16, 13677 (2026). https://doi.org/10.1038/s41598-026-43435-6

Parole chiave: convertitori analogico-digitale, elettronica a basso consumo, circuiti mixed-signal, internet delle cose, acquisizione dati ad alta velocità