Ein energieeffizienter Flash‑SAR ADC mit zweistufiger Flash‑Struktur in einem 0,18‑µm‑CMOS‑Prozess

Warum schnellere, sparsamere Chips wichtig sind

Jedes Mal, wenn Ihr Telefon ein Video streamt, ein intelligenter Sensor Ihren Herzschlag verfolgt oder ein KI‑Chip auf ein Aktivierungswort hört, müssen winzige Schaltungen reale Signale — Spannungen und Ströme — in digitale Bits übersetzen. Diese Übersetzer, Analog‑zu‑Digital‑Wandler genannt, bestimmen oft, wie schnell und effizient Geräte die Welt erfassen und verstehen können. Dieses Papier stellt ein neues Wandlerkonzept vor, das darauf abzielt, Daten sehr schnell zu erfassen und gleichzeitig wenig Energie zu verbrauchen — eine Kombination, die vielen vernetzten Geräten, medizinischen Messgeräten und KI‑Systemen zugutekommen könnte.

Wellen in Zahlen verwandeln

Im Zentrum moderner Elektronik steht eine einfache, aber anspruchsvolle Aufgabe: glatte analoge Wellen in klare Folge von Nullen und Einsen zu verwandeln. Zwei klassische Ansätze dominieren das Feld. Der eine, bekannt für seine rasende Geschwindigkeit, vergleicht das Eingangssignal gleichzeitig mit vielen festen Pegeln, wie Dutzende Richter, die auf einen Schlag Wertungskarten hochhalten; das macht ihn schnell, aber strom‑ und flächenintensiv. Der andere, sparsamere Ansatz arbeitet schrittweise und grenzt den richtigen Wert über mehrere Durchläufe ein; er benötigt deutlich weniger Hardware und Energie, kann aber meist nicht mit sehr schnellen Signalen mithalten. Einen Wandler zu entwerfen, der sowohl schnell als auch effizient ist, bedeutet, die Stärken beider Welten zu verbinden.

Ein hybrider Weg, der das Beste auswählt

Die in diesem Beitrag beschriebene Arbeit kombiniert die beiden Ansätze zu einem einzelnen achtbitigen Wandler, der in einem etablierten Chipprozess mit 100 Millionen Messungen pro Sekunde arbeitet. Die vordere Stufe des Schaltkreises nutzt eine kleine, schnelle Sektion, um einen groben Wert des Signals zu erfassen, während das hintere Stadium den Wert energiesparend schrittweise verfeinert. Durch diese Aufgabenteilung vermeidet das Design hunderte dauerhaft aktive Vergleichsschaltungen, reagiert aber dennoch in einem einzigen Takt auf eingehende Signale. Sorgfältige Timing‑Steuerung übergibt das grobe Ergebnis von der ersten an die zweite Stufe und orchestriert die Vergleichssequenz, ohne Taktzyklen zu verschwenden.

Intelligentere Bausteine unter der Haube

Um die schnelle Vorderstufe kompakt und effizient zu halten, verwendet der Autor eine clevere zweistufige Struktur. Anstatt das Eingangssignal gleichzeitig gegen sechzehn Pegel zu vergleichen, entscheidet die Schaltung zuerst, in welchem groben Viertel des Bereichs sich das Signal befindet, und zoomt dann hinein, um innerhalb dieses kleineren Abschnitts zu vergleichen. Dieser Trick reduziert die Anzahl der Vergleichsblöcke von sechzehn auf sechs. Diese Blöcke selbst basieren auf einem „schwebenden“ Inverterverstärker, der keinen dauerhaften Strom zieht, sondern nur in kurzen Aktionsmomenten Leistung aufnimmt. Das Design erlaubt sogar, dass zwei Vergleichsschritte dieselben internen Speicherteile teilen, wodurch die Siliziumfläche weiter reduziert wird, ohne die Geschwindigkeit zu beeinträchtigen.

Feinabstimmung mit sanftem Energieeinsatz

Nachdem der grobe Wert bekannt ist, führt die zweite Stufe vier schnelle Verfeinerungsschritte mithilfe einer Anordnung von Kondensatoren durch, die um ein zentrales Spannungsniveau schwingen. Diese Art des Schaltens verringert die bei jedem Laden und Entladen entstehenden Energieverluste, die in vielen Wandlern einen wesentlichen Kostenfaktor darstellen. Ein sorgfältig gestalteter Vergleichsblock in dieser Stufe verstärkt kleine Spannungsdifferenzen in zwei Schritten und hilft so, Rauschen und unerwünschte Rückkopplungen unter Kontrolle zu halten, während er dennoch schnell reagiert. Simulationen über verschiedene Fertigungsbedingungen, Temperaturen und Versorgungsspannungen hinweg zeigen, dass die Schaltung ihre Genauigkeit gut hält, selbst wenn sie durch breitbandiges elektrisches Rauschen gestört wird.

Was die Zahlen über den Realwelt‑Nutzen aussagen

In detaillierten Computermodellen erreicht der neue Wandler eine effektive Präzision nahe seiner idealen acht Bit und verbraucht dabei nur etwas mehr als vier Tausendstel Watt. Im Vergleich zu früheren Entwürfen ähnlicher Größe gewinnt er grob ein zusätzliches Bit nutzbarer Präzision gegenüber einem traditionellen sehr schnellen Wandler und läuft etwa 2.500‑mal schneller als ein rein schrittweises Design im selben Prozess, während er zugleich einen Gesamteffizienz‑Wert um fast den Faktor zehn verbessert. Alltagsgerecht bedeutet das: Zukünftige Funkgeräte, Sensoren und KI‑Beschleuniger, die um diesen Ansatz herum gebaut sind, könnten reichhaltigere Signale mit höheren Geschwindigkeiten erfassen, ohne Batterien so schnell zu entleeren — was intelligente Geräte sowohl präziser als auch nachhaltiger macht.

Zitation: Xue, S. An energy-efficient Flash-SAR ADC with two-step flash structure in a 0.18 μm CMOS process. Sci Rep 16, 13677 (2026). https://doi.org/10.1038/s41598-026-43435-6

Schlüsselwörter: Analog‑zu‑Digital‑Wandler, stromsparende Elektronik, Mischsignalschaltungen, Internet der Dinge, hochgeschwindigkeits‑Datenakquise