VVC’de 2-Boyutlu Çoklu Dönüşümler için Güç Verimli Donanım Mimarisi

Ekranlarınız için neden önemli

4K bir filmi akış halinde izlemek ya da net bir görüntülü görüşme sürdürmek zahmetsiz görünebilir; oysa arkada ciddi hesaplama ve enerji tüketimi söz konusudur. Video 8K ve ötesine ilerledikçe, günümüzün sıkıştırma çipleri özellikle televizyonlar, oyun konsolları ve mobil cihazlarda çok fazla güç tüketme riski taşır. Bu makale, en son Versatile Video Coding (VVC) standardının merkezindeki donanımı güç tüketimini azaltacak şekilde nasıl yeniden kurgulayabileceğimizi gösteriyor; böylece ultra‑yüksek çözünürlüklü videolar gerçek zamanlı olarak işlenebiliyor.

Ham piksellerden verimli videoya

4K bir videonun her karesi milyonlarca piksel içerir. Doğrudan gönderilse veya depolansa, veri yükü çok büyük olurdu. H.264, HEVC ve şimdi VVC gibi modern video standartları, pikselleri bloklar halinde frekans örüntülerine dönüştürerek bu veriyi küçültür; bu dönüşümleri gerçekleştiren işlemlere transformlar denir. VVC, görüntünün her bölgesi için birkaç farklı transform türü ve blok boyutu uygulayarak ek sıkıştırma sağlar ve en iyi seçeneği seçer. Bu esneklik, daha düşük bit hızlarında daha iyi görüntü kalitesi sunar, ancak aynı zamanda donanımı daha karmaşık ve daha fazla güç tüketir hale getirir.

Video çiplerindeki güç sorunu

VVC’nin çoklu‑transform motoru için geleneksel donanımlar, yalnızca küçük bir kısım gerçekten ihtiyaç duyulurken bile genellikle büyük çarpan, toplayıcı ve bellek dizilerini aktif tutma eğilimindedir. 2‑B dönüşümler iki 1‑B geçiş olarak ara bir transpose adımıyla yapıldığından, mevcut tasarımlar genellikle tüm blok boyutları için transpose belleklerini ve katsayı depolarını sürekli değiştirir halde tutar; küçük 4×4’ten 64×64’e kadar. Bu sürekli etkinlik enerji israfına yol açar: kullanılmayan bellek bankaları hâlâ değiştirilir (toggle olur), aritmetik birimler boş veri yollarını işler ve saat sinyalleri o anda bloke ile ilgisi olmayan kanalları sürer. Bu durum, özellikle gömülü ve pil ile çalışan cihazlarda VVC’nin vaat ettiği verimlilik kazanımlarını baltalar.

Daha akıllı bir transform motoru

Yazarlar, tüm kare VVC blok boyutlarını ve üç temel transform türünü (iki kosinüs varyantı ve bir sinüs tabanlı tür) destekleyen, aynı zamanda dinamik gücü agresif şekilde azaltan yeni bir 2‑B transform mimarisi öneriyor. Çekirdeğinde, genel amaçlı dijital sinyal blokları yerine temel lojikten inşa edilmiş özel çarpanlar ve toplayıcılarla oluşturulmuş esnek bir 1‑B işleme birimi bulunuyor. Bu seçim, tasarımın blok boyutuna bağlı olarak bireysel yolları (lane’leri) açıp kapatmasına izin veriyor. 4×4 blokta yalnızca dört çarpan yolu aktif oluyor; 8×8 için sekiz yol; 16×16 ve üzeri için daha fazla yol gruplar halinde etkinleştiriliyor. Bu “seçici kapı izolasyonu” aritmetik ağacın içindeki gereksiz geçişleri azaltıyor, verimi feda etmeden; böylece boru hattı dolduğunda donanım her saat çevriminde bir dönüştürülmüş değer üretebiliyor.

Yinelemeye dayalı bellek kullanımı, çoğaltmaya değil

2‑B dönüşümün yatay ve dikey geçişleri arasında ara veri saklanmalı ve daha sonra döndürülmüş (transpoze edilmiş) sırayla okunmalıdır. Daima açık büyük bir tampon yerine tasarım, Birleştirilmiş Hibrit Transpose Belleği (UHTM) adı verilen bir yapı sunuyor. Bu bellek birçok küçük bankaya kafeslenmiş (tile) şekilde bölünmüş. Zeki adresleme mantığı, yazmaların satır satır gelmesini ve okumaların sütun sütun çıkmasını sağlayarak transpozu verilerin fiziksel olarak taşınması yerine adresleme yoluyla gerçekleştiriyor. Yalnızca o anki transform bloğunu gerçekten tutan bankalar etkinleştiriliyor; diğerleri beklemede kalıyor. 4×4 ve 8×8 gibi küçük bloklar için yalnızca bir banka kullanılırken, daha büyük bloklar kademeli olarak daha fazla banka devreye sokuyor; bu yaklaşım sık rastlanan küçük işlemler için enerjiyi korurken 64×64’e kadar sorunsuz ölçekleniyor.

Bunu gerçek donanımda kanıtlamak

Ekip tasarımlarını Xilinx Zynq‑7000 alan programlanabilir bir çip üzerinde uyguladı ve gerçekçi koşullar altında davranışını ölçtü. Yaklaşık 349 MHz’de çalışırken, tam 2‑B motoru 30 kare/saniye hızında ultra‑HD 4K videoyu işleyebiliyor ve her saat döngüsünde bir transform katsayısı üretiyor. Birçok önceki tasarımdan daha fazla blok boyutu ve transform türünü desteklemesine rağmen, yalnızca 129 milliwatt dinamik güç tüketiyor ve örnek başına enerji maliyeti yaklaşık 370 pikojul. Yayınlanmış diğer donanımlarla yapılan karşılaştırmalar, rakip tasarımların genellikle daha az lojik hücre kullansa da çok daha fazla güç harcadığını gösteriyor; çünkü onlar pek çok aritmetik birim ve bellek elemanını sürekli olarak değiştirmeye (switch) bırakıyor. Burada ince taneli saat kestirme (clock gating), operand izolasyonu ve banka‑farkındalıklı bellek kontrolü yalnızca gerekli devreleri aktif tutuyor.

Gelecek cihazlar için anlamı

Basitçe söylemek gerekirse, yazarlar çip içindeki işin daha akıllı bir şekilde organize edilmesinin —gerekmeyeni kapatıp tek, esnek bir çekirdek ve bellek yeniden kullanılarak— yüksek düzeyde video sıkıştırmayı çok daha az israfla sunabileceğini gösteriyor. Mimarileri VVC’nin tüm transform ve boyut aralığını destekliyor, yüksek hızda çalışıyor ve set‑top box’lar, ev ağ geçitleri ve taşınabilir cihazlar gibi enerji kısıtlı sistemlere iyi uyuyor. Daha fazla iyileştirme ve özel çip üretimiyle benzer fikirler, yarının video donanımının artan çözünürlükler ve kare hızlarıyla başa çıkmasına; pilleri veya enerji faturalarını aşırı ısıtmadan yardımcı olabilir.

Atıf: Palagani, M.B., Nalluri, P. Power-efficient hardware architecture for 2-D multiple transforms in VVC. Sci Rep 16, 9908 (2026). https://doi.org/10.1038/s41598-026-40519-1

Anahtar kelimeler: video sıkıştırma donanımı, Versatile Video Coding, düşük güçlü FPGA tasarımı, 2B dönüşüm mimarisi, 4K ultra HD işleme