Energiezuinige hardwarearchitectuur voor 2D-multiple-transforms in VVC

Waarom dit belangrijk is voor uw schermen

Het streamen van een 4K-film of het voeren van een scherpe videogesprek lijkt moeiteloos, maar op de achtergrond is veel rekenwerk en energie nodig. Naarmate video naar 8K en verder gaat, lopen de compressiechips van vandaag het risico te veel stroom te verbruiken, vooral in televisies, spelconsoles en mobiele apparaten. Dit artikel presenteert een nieuwe manier om de hardware te bouwen die het hart vormt van de nieuwste Versatile Video Coding (VVC)-standaard, waarmee het stroomverbruik wordt verlaagd terwijl ultra‑high‑definition video in realtime wordt verwerkt.

Van ruwe pixels naar zuinige video

Elk frame van een 4K-video bevat miljoenen pixels. Als die direct verzonden of opgeslagen zouden worden, zou de databelasting enorm zijn. Moderne videostandaarden zoals H.264, HEVC en nu VVC verkleinen deze data door blokken pixels om te zetten in frequentiepatronen met behulp van wiskundige bewerkingen die transforms worden genoemd. VVC behaalt extra compressie door verschillende transformvarianten en blokgroottes toe te passen en voor elk deel van het beeld de beste optie te kiezen. Die flexibiliteit verbetert de beeldkwaliteit bij lagere bitrates, maar maakt de hardware ook complexer en energieverbruikender.

Het stroomprobleem in videochips

Conventionele hardware voor VVC’s multi‑transformmotor houdt vaak grote arrays van vermenigvuldigers, optellers en geheugensegmenten actief, zelfs wanneer slechts een klein deel daadwerkelijk nodig is. Omdat 2D-transforms worden uitgevoerd als twee 1D‑passes met een tussentijdse transpose-stap, houden bestaande ontwerpen vaak hun transpose-geheugens en coëfficiëntopslag laten schakelen voor alle blokgroottes, van kleine 4×4 tot 64×64. Die constante activiteit verspilt energie: ongebruikte geheugenbanken blijven toggelen, rekeneenheden verwerken passieve datapaden en kloksignalen sturen lanes aan die niet bijdragen aan het huidige blok. Dit ondermijnt de efficiëntiewinst die VVC belooft, vooral in ingebedde en batterijgevoede apparaten.

Een slimmer transformblok

De auteurs stellen een nieuwe 2D-transformarchitectuur voor die alle vierkante VVC‑blokgroottes en drie belangrijke transformtypes ondersteunt (twee kosinusvarianten en één op sinus gebaseerde variant), terwijl het dynamisch vermogen agressief wordt teruggedrongen. Centraal staat een flexibele 1D‑verwerkingseenheid opgebouwd uit op maat gemaakte vermenigvuldigers en optellers die uit basale logica zijn geconstrueerd in plaats van generieke digitale signaalkringen. Deze keuze maakt het mogelijk individuele lanes aan of uit te schakelen afhankelijk van de blokgrootte. Voor een 4×4‑blok zijn slechts vier vermenigvuldigingslanes actief; voor 8×8 acht lanes; voor 16×16 en groter worden meer lanes in groepen ingeschakeld. Deze “selectieve gate-isolatie” vermindert onnodig schakelen in de rekenboom zonder doorvoer te verliezen, zodat zodra de pijplijn vol is de hardware elke klokcyclus één getransformeerde waarde kan opleveren.

Geheugen hergebruiken in plaats van dupliceren

Tussen de horizontale en verticale passes van de 2D-transform moet de tussentijdse data worden opgeslagen en vervolgens in omgekeerde (getransponeerde) volgorde worden uitgelezen. In plaats van één groot, altijd‑actief buffergeheugen te gebruiken, introduceert het ontwerp een Unified Hybrid Transpose Memory (UHTM). Dit geheugen is verdeeld in vele kleine banken die als tegels zijn georganiseerd. Slimme adresseringslogica zorgt ervoor dat schrijfbewerkingen rij voor rij binnenkomen en leesbewerkingen kolom voor kolom vertrekken, waardoor de transpose puur via adressering wordt bereikt in plaats van door data te verplaatsen. Alleen de banken die daadwerkelijk het huidige transformblok bevatten worden geactiveerd; alle anderen blijven inactief. Voor kleine blokken zoals 4×4 en 8×8 wordt slechts één bank gebruikt, terwijl grotere blokken geleidelijk meer banken inschakelen, waardoor energie wordt bespaard bij veelvoorkomende kleine bewerkingen en toch netjes opgeschaald kan worden tot 64×64.

Aangetoond op echte hardware

Het team implementeerde hun ontwerp op een Xilinx Zynq‑7000 field‑programmable chip en mat het gedrag onder realistische omstandigheden. Werkend op bijna 349 MHz kan de volledige 2D‑motor ultra‑HD 4K‑video met 30 frames per seconde verwerken en één transformatiecoëfficiënt per klok uitgeven. Ondanks dat het meer blokgroottes en transformtypes ondersteunt dan veel eerdere ontwerpen, verbruikt het slechts 129 milliwatt dynamisch vermogen, met een energieprijs van ongeveer 370 picojoule per sample. Vergelijkingen met andere gepubliceerde hardware tonen aan dat concurrerende ontwerpen vaak minder logische cellen gebruiken maar veel meer vermogen verbruiken, omdat zij veel rekenunits en geheugencomponenten constant laten schakelen. Hier houden fijnmazige klokgating, operandisolatie en bankbewuste geheugensturing alleen de essentiële schakelingen actief.

Wat dit betekent voor toekomstige apparaten

Simpel gezegd tonen de auteurs aan dat een slimere organisatie van het werk in de chip — uitzetten wat niet nodig is en het hergebruiken van een enkele flexibele kern en geheugen — topniveau videocompressie kan leveren met veel minder verspilde energie. Hun architectuur ondersteunt het volledige scala aan VVC‑transforms en -groottes, werkt op hoge snelheid en is goed te gebruiken in energiegevoelige systemen zoals set‑topboxen, home gateways en draagbare apparaten. Met verdere verfijningen en op maat gemaakte chipfabricage kunnen vergelijkbare ideeën toekomstige videohardware helpen gelijke tred te houden met stijgende resoluties en framerates zonder batterijen of energierekeningen te doen oververhitten.

Bronvermelding: Palagani, M.B., Nalluri, P. Power-efficient hardware architecture for 2-D multiple transforms in VVC. Sci Rep 16, 9908 (2026). https://doi.org/10.1038/s41598-026-40519-1

Trefwoorden: video-compressie hardware, Versatile Video Coding, laag vermogen FPGA-ontwerp, 2D-transformatie architectuur, 4K ultra HD verwerking