Clear Sky Science · de
Stromsparende Hardware-Architektur für 2-D-Mehrfachtransformationen in VVC
Warum das für Ihre Bildschirme wichtig ist
Ein 4K-Film-Stream oder ein gestochen scharfes Videotelefonat wirkt oft mühelos, doch im Hintergrund sind erhebliche Rechenleistung und Energie gefragt. Wenn Videoauflösungen in Richtung 8K und darüber hinaus wachsen, drohen heutige Kompressionschips zu viel Energie zu verbrauchen — besonders in Fernsehern, Spielekonsolen und mobilen Geräten. Dieses Papier stellt einen neuen Weg vor, die Hardware des aktuellen Versatile Video Coding (VVC)-Standards zu bauen, der den Stromverbrauch senkt und gleichzeitig Ultra‑High‑Definition-Video in Echtzeit verarbeitet.
Von Rohpixeln zu schlanker Videodaten
Jedes Frame eines 4K-Videos enthält Millionen von Pixeln. Würde man diese direkt übertragen oder speichern, entstünde eine enorme Datenmenge. Moderne Videostandards wie H.264, HEVC und nun VVC reduzieren diese Daten, indem sie Pixelblöcke mithilfe mathematischer Operationen, sogenannter Transformationen, in Frequenzmuster umwandeln. VVC erzielt zusätzliche Kompression, indem es mehrere Transformtypen und Blockgrößen anbietet und für jeden Bereich des Bildes die beste Option wählt. Diese Flexibilität verbessert die Bildqualität bei geringeren Bitraten, macht die Hardware aber auch komplexer und energiehungriger.
Das Stromproblem in Videochips
Konventionelle Hardware für VVCs Multi-Transformations-Engine hält häufig große Arrays von Multiplikatoren, Addierern und Speicherblöcken aktiv, selbst wenn nur ein kleiner Teil tatsächlich benötigt wird. Da 2‑D-Transformationen als zwei 1‑D-Durchläufe mit einem Zwischen-Transpose-Schritt ausgeführt werden, lassen bestehende Entwürfe oft ihre Transpose-Speicher und Koeffizientenspeicher für alle Blockgrößen wechseln — von winzigen 4×4 bis zu 64×64. Diese konstante Aktivität verschwendet Energie: ungenutzte Speicherseiten toggeln weiterhin, Recheneinheiten verarbeiten inaktive Datenpfade und Taktsignale treiben Leitungen an, die gerade nicht zum aktuellen Block beitragen. Das untergräbt die durch VVC versprochenen Effizienzgewinne, insbesondere in eingebetteten und batteriebetriebenen Geräten.

Eine intelligentere Transform‑Engine
Die Autoren schlagen eine neue 2‑D-Transformationsarchitektur vor, die alle quadratischen VVC-Blockgrößen und drei zentrale Transformtypen (zwei Kosinus-Varianten und einen sinusbasierten Typ) unterstützt und dabei den dynamischen Stromverbrauch aggressiv reduziert. Im Kern steht eine flexible 1‑D-Verarbeitungseinheit aus kundenspezifischen Multiplikatoren und Addierern, die aus einfacher Logik statt aus generischen DSP‑Blöcken aufgebaut sind. Diese Wahl erlaubt es, einzelne Lanes je nach Blockgröße ein- oder auszuschalten. Bei einem 4×4‑Block sind nur vier Multiplikator-Lanes aktiv; bei 8×8 acht Lanes; bei 16×16 und größeren Blöcken werden weitere Lanes gruppenweise zugeschaltet. Diese „selektive Gate‑Isolation“ verringert unnötiges Umschalten innerhalb des arithmetischen Baums, ohne den Datendurchsatz zu opfern, sodass die Hardware, sobald die Pipeline gefüllt ist, in jedem Taktzyklus einen transformierten Wert ausgeben kann.
Speicher wiederverwenden statt duplizieren
Zwischen dem horizontalen und dem vertikalen Durchgang der 2‑D-Transformation müssen die Zwischenwerte gespeichert und dann in gedrehter (transponierter) Reihenfolge ausgelesen werden. Statt eines einzelnen großen, stets aktiven Puffers führt der Entwurf einen Unified Hybrid Transpose Memory (UHTM) ein. Dieser Speicher ist in viele kleine, als Kacheln organisierte Bänke unterteilt. Intelligente Adressierungslogik sorgt dafür, dass Schreibzugriffe zeilenweise ankommen und Lesezugriffe spaltenweise erfolgen, wodurch die Transponierung über die Adresse erfolgen kann, statt Daten physisch zu verschieben. Nur die Bänke, die den aktuellen Transformationsblock halten, werden aktiviert; alle anderen bleiben inaktiv. Bei kleinen Blöcken wie 4×4 und 8×8 wird nur eine Bank genutzt, während größere Blöcke stufenweise mehr Bänke einbeziehen — so bleibt Energie für häufige kleine Operationen erhalten und die Lösung skaliert sauber bis 64×64.

Auf echter Hardware nachgewiesen
Das Team implementierte seinen Entwurf auf einem Xilinx Zynq‑7000 FPGA und maß dessen Verhalten unter realistischen Bedingungen. Bei fast 349 MHz kann die vollständige 2‑D‑Engine Ultra‑HD‑4K‑Video mit 30 Bildern pro Sekunde verarbeiten und liefert einen Transformationskoeffizienten pro Takt. Trotz Unterstützung für mehr Blockgrößen und Transformtypen als viele frühere Entwürfe verbraucht sie nur 129 Milliwatt dynamische Leistung, mit einem Energieaufwand von etwa 370 Pikojoule pro Sample. Vergleiche mit anderen veröffentlichten Hardwarelösungen zeigen, dass konkurrierende Entwürfe zwar oft weniger Logikzellen benötigen, aber deutlich mehr Leistung verbrauchen, weil sie viele Recheneinheiten und Speicherelemente ständig schalten lassen. Hier halten feingranulare Taktabschaltung, Operandenisolation und bankbewusste Speichersteuerung nur die essenzielle Schaltung aktiv.
Was das für zukünftige Geräte bedeutet
Einfach gesagt demonstrieren die Autoren, dass eine klügere Organisation der Arbeit im Chip — das Abschalten nicht benötigter Teile und die Wiederverwendung eines flexiblen Kerns und Speichers — erstklassige Videokompression mit deutlich weniger Energieverlust ermöglicht. Ihre Architektur unterstützt das komplette Spektrum der VVC‑Transforms und -größen, arbeitet mit hoher Geschwindigkeit und ist gut geeignet für energiebegrenzte Systeme wie Set‑Top‑Boxen, Heim‑Gateways und tragbare Geräte. Mit weiteren Verfeinerungen und kundenspezifischer Chipfertigung könnten ähnliche Ideen dazu beitragen, dass künftige Videohardware mit steigenden Auflösungen und Bildraten Schritt hält, ohne Akkus oder Stromrechnungen zu überhitzen.
Zitation: Palagani, M.B., Nalluri, P. Power-efficient hardware architecture for 2-D multiple transforms in VVC. Sci Rep 16, 9908 (2026). https://doi.org/10.1038/s41598-026-40519-1
Schlüsselwörter: Video-Kompressionshardware, Versatile Video Coding, energieeffizientes FPGA-Design, 2D-Transformationsarchitektur, 4K Ultra‑HD-Verarbeitung