ארכיטקטורת חומרה חסכונית בצריכת אנרגיה להמרות דו‑ממדיות מרובות ב‑VVC

מדוע זה חשוב למסכים שלכם

הזרמת סרט 4K או שיחה וידאו חדה עשויים להיראות קלים, אבל מאחורי הקלעים זה דורש חישובים עצומים וצריכת אנרגיה משמעותית. ככל שהוידאו מתקדם לכיוונים של 8K ומעבר, שבבי הדחיסה הנוכחיים עלולים לצרוך יותר מדי חשמל, במיוחד בטלוויזיות, בקונסולות משחק וניידים. מאמר זה מציג דרך חדשה לבנות את החומרה שבמרכז תקן Versatile Video Coding (VVC) העדכני, תוך קיצוץ בצריכת האנרגיה ועדיין עיבוד וידאו ברזולוציה גבוהה בזמן אמת.

מפיקסלים גולמיים לווידאו קומפקטי

כל פריים של וידאו 4K מכיל מיליוני פיקסלים. אם ישלחו או יאוחסנו ישירות, ננפח הנתונים יהיה עצום. תקני וידאו מודרניים כמו H.264, HEVC וכיום VVC מצמצמים את הנתונים הללו על‑ידי המרת בלוקים של פיקסלים לתבניות תדר באמצעות פעולות מתמטיות הנקראות טרנספורמים. VVC משיגה דחיסה נוספת על‑ידי שימוש במספר וריאציות של טרנספורמים ובגדלים שונים של בלוקים, ובחירה באפשרות הטובה ביותר לכל חלק של התמונה. הגמישות הזו משפרת את איכות התמונה בקצבים נמוכים יותר, אך גם הופכת את החומרה למורכבת יותר ויותר מבקשת אנרגיה.

בעיית צריכת האנרגיה בתוך שבבי הווידאו

חומרה קונבנציונלית למנוע הטרנספורמים הרב־סוגי של VVC נוטה לשמור מערכי מכפילים, מחברים ובלוקי זיכרון גדולים פעילים גם כאשר רק חלק קטן באמת דרוש. מאחר שטרנספורמים דו‑ממדיים מבוצעים בשני מעבר של 1‑D עם שלב טרנספוז (היפוך) ביניים, תכנונים קיימים לעתים משאירים את זיכרונות הטרנספוז ואחסוני המקדם במצב פעיל לכל גדלי הבלוקים, מ‑4×4 הקטנים ועד 64×64. פעילות זו המתמדת מבזבזת אנרגיה: בנקים של זיכרון שאינם בשימוש עדיין מתחלפים, יחידות אריתמטיות מעבדות נתיבי נתונים לא פעילים, ואותות שעון מזיזים מסלולים שאינם תורמים לבלוק הנוכחי. זה מחליש את שיפורי היעילות ש‑VVC מבטיח, במיוחד במערכות משובצות ומכשירים המופעלים על סוללה.

מנוע טרנספורם חכם יותר

המחברים מציעים ארכיטקטורת טרנספורם דו‑ממדית חדשה התומכת בכל גדלי הבלוקים הרבועים של VVC ושלושה סוגי טרנספורמים מרכזיים (שתי וריאציות קוסינוס ואחת מבוססת סינוס), תוך הורדת צריכת ההספק הדינמית באופן אגרסיבי. בליבה נמצא יחידת עיבוד 1‑D גמישה המורכבת ממכפילים ומוספים מותאמים, שנבנו מלוגיקה בסיסית במקום בלוקי אות דיגיטליים כלליים. בחירה זו מאפשרת לתכנון להדליק או לכבות מסלולים בודדים בהתאם לגודל הבלוק. לבלוק 4×4 רק ארבעה מסלולי מכפילים פעילים; ל‑8×8 שמונה מסלולים; ל‑16×16 ולגדולים יותר מסלולים נוספים מופעלים בקבוצות. טכניקת ה"הפרדת שערים סלקטיבית" הזו מצמצמת מתגונים מיותרים בתוך עץ החישוב, מבלי לפגוע בתפוקה, כך שברגע שהצינור מלא החומרה יכולה להפיק ערך טרנספורם אחד בכל מחזור שעון.

מיחזור זיכרון במקום שכפולו

בין המעבר האופקי והאנכי של הטרנספורם הדו‑ממדי יש לאחסן את הנתונים הביניים ולאחר מכן לקרוא אותם בסדר מפותל (טרנספוזה). במקום להשתמש בבופר גדול אחד שתמיד פעיל, התכנון מציג זיכרון טרנספוזה היברידי מאוחד (UHTM). זיכרון זה מחולק לרבים בנקים קטנים הממוינים כאריחים. לוגיקת כתובת חכמה מבטיחה שכתיבות מגיעות שורה שורה וקריאות יוצאות עמודה עמודה, ובכך מושגת הטרנספוזה באמצעות אופן הכתובת במקום להעביר נתונים בפועל. רק הבנקים שמכילים את בלוק הטרנספורם הנוכחי מופעלים; כל השאר נשארים בלתי פעילים. לבלוקים קטנים כגון 4×4 ו‑8×8 משתמשים בבנק יחיד בלבד, בעוד שבלוקים גדולים יותר מפעילים בהדרגה בנקים נוספים, שומרים אנרגיה עבור פעולות קטנות שכיחות ומאפשרים קנה‑מידה נקי עד 64×64.

הוכחה על חומרה אמיתית

הצוות מימש את התכנון על שבב תכנותי שדה Xilinx Zynq‑7000 ומדד את התנהגותו בתנאים ריאליסטיים. רץ בקצב כמעט 349 MHz, מנוע ה‑2‑D המלא יכול לטפל בוידאו אולטרה‑HD 4K בקצב של 30 פריימים לשנייה, ופולט מקדם טרנספורם אחד לכל מחזור שעון. למרות שהוא תומך ביותר גדלי בלוקים וסוגי טרנספורמים מהעתידים לעיתים, הוא צורך רק 129 מיליווט של הספק דינמי, עם עלות אנרגיה של כ‑370 פיקו‑ג'אול לכל דגימה. השוואות עם חומרות שפורסמו אחרות מראות שתכנונים מתחרים לעתים משתמשים בפחות תאימות לוגיות אך צורכים הרבה יותר חשמל, כי הם משאירים יחידות אריתמטיות ורכיבי זיכרון מתחלפים ללא הרף. כאן, סגירת שעון מדויקת, מניעת פעפוע אופראנדים ושליטה בזיכרון המודעת לבנקים שומרים שרק המעגל ההכרחי פעיל.

מה זה אומר למכשירים עתידיים

במילים פשוטות, המחברים מראים שסידור חכם יותר של העבודה בתוך השבב — כיבוי מה שלא נחוץ ומחזור של ליבה וזיכרון גמישים יחידים — יכול לספק דחיסת וידאו ברמה גבוהה עם הרבה פחות אנרגיה מבוזבזת. הארכיטקטורה תומכת בטווח המלא של טרנספורמי VVC וגדלים, פועלת במהירות גבוהה ומתאימה היטב למערכות עם מגבלות אנרגיה כמו ממירי טלוויזיה, שערי בית ומכשירים ניידים. עם שיפורים נוספים וייצור שבבים מותאם, רעיונות דומים יכולים לסייע לחומרת הווידאו של מחר לעמוד בקצב עליית הרזולוציות וקצבי הפריימים בלי לחמם יתר על המידה סוללות או לחשבונות חשמל.

ציטוט: Palagani, M.B., Nalluri, P. Power-efficient hardware architecture for 2-D multiple transforms in VVC. Sci Rep 16, 9908 (2026). https://doi.org/10.1038/s41598-026-40519-1

מילות מפתח: חומרת דחיסת וידאו, קידוד וידאו רב־תכליתי (VVC), עיצוב FPGA בעל צריכת אנרגיה נמוכה, ארכיטקטורת המרת 2D, עיבוד 4K אולטרה HD