VVCにおける2次元複数変換のための省電力ハードウェアアーキテクチャ

この技術がディスプレイにとって重要な理由

4K映画のストリーミングや鮮明なビデオ通話は手軽に感じられますが、その背後では膨大な計算とエネルギー消費が発生します。映像が8K以降へと進むにつれて、現在の圧縮チップは特にテレビ、ゲーム機、モバイル機器で過度の消費電力を招くリスクがあります。本論文は、最新のVersatile Video Coding（VVC）規格の中核となるハードウェアを、新しい設計手法で構築し、超高精細映像をリアルタイム処理しつつ消費電力を削減する方法を示します。

生のピクセルから軽量化された映像へ

4K映像の各フレームは何百万ものピクセルを含みます。これをそのまま送信または保存するとデータ量は膨大です。H.264、HEVC、そしてVVCのような現代の映像標準は、画素のブロックを変換と呼ばれる数学的操作で周波数パターンに変え、データ量を削減します。VVCは複数の変換形式とブロックサイズを使い分け、画像の各領域に最適な選択をすることでさらに圧縮効率を高めます。この柔軟性は低ビットレートでの画質向上をもたらしますが、同時にハードウェアをより複雑で電力消費の大きいものにします。

映像チップ内部の電力問題

従来のVVCのマルチ変換エンジン向けハードウェアは、大きな乗算器、加算器、メモリブロックを、実際に必要な部分が小さい場合でも稼働させ続ける傾向があります。2次元変換は中間の転置ステップを伴う2回の1次元処理として行われるため、既存設計は4×4の小サイズから64×64の大サイズまで全てのブロックサイズに対して転置用メモリや係数ストアを常時切替していることが多いのです。このような常時の活動はエネルギーを浪費します：未使用のメモリバンクは依然として切替を行い、算術ユニットはアイドル経路上のデータを処理し、クロックは現在のブロックに寄与していないレーンを駆動します。これは、特に組み込み機器やバッテリー駆動機器において、VVCが約束する効率改善を損ないます。

より賢い変換エンジン

著者らは、すべての正方形VVCブロックサイズと3種類の主要な変換（コサイン系の2種とサイン系1種）をサポートしつつ、動的消費電力を積極的に削減する新しい2次元変換アーキテクチャを提案します。その中核は、汎用のデジタル信号ブロックではなく基本論理から構築したカスタム乗算器と加算器で構成される柔軟な1次元処理ユニットです。この選択により、ブロックサイズに応じて個々のレーンをオン／オフ切替できるようになります。4×4ブロックでは4本の乗算レーンのみが有効になり、8×8なら8本、16×16以上ではグループ単位でより多くのレーンが有効化されます。この「選択的ゲート分離」により算術ツリー内部の不要な切替が減り、スループットを損なうことなくパイプラインが満たされればクロックごとに1つの変換値を出力できます。

複製ではなくメモリの再利用

2次元変換の水平・垂直パスの間では、中間データを格納し回転（転置）された順序で読み出す必要があります。常に稼働する単一の大きなバッファを使う代わりに、本設計はUnified Hybrid Transpose Memory（UHTM）を導入します。このメモリはタイルとして整理された多数の小さなバンクに分割されています。巧妙なアドレス論理により、書き込みは行単位で入り、読み出しは列単位で出るため、データを移動することなくアドレス指定だけで転置を実現します。現在の変換ブロックを格納するバンクのみが有効化され、他はアイドル状態のままです。4×4や8×8のような小ブロックでは1バンクのみが使用され、より大きなブロックでは段階的にバンクが連動して有効になるため、一般的な小規模処理のエネルギーを節約しつつ64×64まできれいに拡張できます。

実機での実証

チームは設計をXilinx Zynq‑7000のフィールドプログラマブルチップ上に実装し、現実的な条件下でその挙動を計測しました。ほぼ349MHzで動作させた場合、フルの2次元エンジンは30fpsの4K超高精細映像を処理でき、クロックごとに1つの変換係数を出力します。多くの先行設計より多くのブロックサイズと変換形式をサポートしながらも、動的消費電力はわずか129ミリワットで、サンプル当たりのエネルギーは約370ピコジュールです。他の公表ハードウェアとの比較では、競合設計はより少ない論理セルを使うことがあっても、算術ユニットやメモリ要素を常時切替したままにするためにはるかに多くの電力を消費しています。本設計では細粒度クロックゲーティング、オペランド隔離、バンク認識メモリ制御により必要最小限の回路だけを稼働させています。

将来の機器にとっての意義

平たく言えば、チップ内部の作業をより賢く整理し、不要な部分をオフにして柔軟なコアとメモリを再利用することで、無駄なエネルギーを大幅に削減しつつ最高水準の映像圧縮を実現できることを示しています。彼らのアーキテクチャはVVCの全変換・全サイズをサポートし、高速で動作し、セットトップボックス、ホームゲートウェイ、携帯機器などエネルギー制約のあるシステムに適しています。さらなる改良とカスタムチップの製造により、同様の考え方は解像度やフレームレートの上昇に対して、バッテリーの過熱や電気代の増大を招くことなく将来の映像ハードウェアが対応する助けとなるでしょう。

引用: Palagani, M.B., Nalluri, P. Power-efficient hardware architecture for 2-D multiple transforms in VVC. Sci Rep 16, 9908 (2026). https://doi.org/10.1038/s41598-026-40519-1

キーワード: ビデオ圧縮ハードウェア, Versatile Video Coding, 低消費電力FPGA設計, 2D変換アーキテクチャ, 4K超高精細処理