Architecture matérielle à faible consommation pour des transforms 2D multiples dans VVC

Pourquoi cela compte pour vos écrans

Regarder un film en 4K en streaming ou tenir un appel vidéo net semble simple, mais en coulisse cela demande de lourds calculs et de l’énergie. À mesure que la vidéo évolue vers le 8K et au‑delà, les puces de compression actuelles risquent de consommer trop d’énergie, en particulier dans les téléviseurs, les consoles de jeu et les appareils mobiles. Cet article présente une nouvelle manière de concevoir le matériel au cœur de la norme la plus récente, Versatile Video Coding (VVC), réduisant la consommation tout en traitant la vidéo ultra‑haute définition en temps réel.

Des pixels bruts à une vidéo allégée

Chaque image d’une vidéo 4K contient des millions de pixels. Si on les envoyait ou les stockait tels quels, la charge de données serait énorme. Les standards vidéo modernes comme H.264, HEVC, et maintenant VVC réduisent ces données en convertissant des blocs de pixels en motifs de fréquence grâce à des opérations mathématiques appelées transformées. VVC obtient un gain de compression supplémentaire en appliquant plusieurs variantes de transformées et tailles de blocs, choisissant la meilleure option pour chaque zone de l’image. Cette flexibilité améliore la qualité visuelle à des débits plus faibles, mais complexifie le matériel et augmente sa consommation d’énergie.

Le problème de consommation à l’intérieur des puces vidéo

Le matériel conventionnel pour le moteur multi‑transformées de VVC tend à garder de grands réseaux de multiplicateurs, additionneurs et blocs mémoire actifs même lorsque seule une petite partie est réellement nécessaire. Comme les transforms 2D s’exécutent en deux passes 1D avec une étape intermédiaire de transposition, les conceptions existantes maintiennent souvent leurs mémoires de transposition et leurs banques de coefficients en commutation pour toutes les tailles de bloc, des 4×4 minuscules jusqu’aux 64×64. Cette activité constante gaspille de l’énergie : des banques mémoire inutilisées basculent encore, des unités arithmétiques traitent des chemins de données inactifs, et les signaux d’horloge alimentent des voies qui ne contribuent pas au bloc courant. Cela sape les gains d’efficacité promis par VVC, notamment dans les systèmes embarqués et alimentés par batterie.

Un moteur de transformées plus intelligent

Les auteurs proposent une nouvelle architecture 2D qui prend en charge toutes les tailles de blocs carrés de VVC et trois types clés de transformées (deux variantes cosinus et une variante basée sur le sinus), tout en réduisant agressivement la puissance dynamique. Au cœur se trouve une unité de traitement 1D flexible composée de multiplicateurs et d’additionneurs personnalisés construits à partir de logique de base plutôt que de blocs numériques génériques. Ce choix permet au design d’activer ou de désactiver des voies individuelles selon la taille du bloc. Pour un bloc 4×4, seules quatre voies multiplicatrices sont actives ; pour 8×8, huit voies ; pour 16×16 et plus, davantage de voies sont activées par groupes. Cette « isolation sélective des voies » réduit les commutations inutiles au sein de l’arbre arithmétique, sans sacrifier le débit : une fois la pipeline remplie, le matériel peut produire une valeur transformée à chaque cycle d’horloge.

Réutiliser la mémoire au lieu de la dupliquer

Entre les passes horizontale et verticale de la transformée 2D, les données intermédiaires doivent être stockées puis lues dans un ordre pivoté (transposé). Plutôt que d’utiliser un grand tampon toujours actif, la conception introduit une Mémoire Hybride Unifiée de Transposition (UHTM). Cette mémoire est divisée en nombreuses petites banques organisées en tuiles. Une logique d’adressage astucieuse garantit que les écritures arrivent ligne par ligne et que les lectures repartent colonne par colonne, réalisant la transposition uniquement par la façon dont les emplacements sont adressés plutôt qu’en déplaçant les données. Seules les banques qui contiennent effectivement le bloc de transformée courant sont activées ; toutes les autres restent inactives. Pour les petits blocs comme 4×4 et 8×8, une seule banque est utilisée, tandis que les blocs plus grands mobilisent progressivement davantage de banques, préservant l’énergie pour les opérations petites courantes tout en évoluant proprement jusqu’au 64×64.

Valider sur du matériel réel

L’équipe a implémenté son design sur une puce programmable Xilinx Zynq‑7000 et a mesuré son comportement en conditions réalistes. Fonctionnant à près de 349 MHz, le moteur 2D complet peut traiter de la vidéo ultra‑HD 4K à 30 images par seconde, fournissant un coefficient transformé par cycle d’horloge. Malgré la prise en charge de plus de tailles de blocs et de types de transformées que de nombreuses conceptions antérieures, il ne consomme que 129 milliwatts de puissance dynamique, avec un coût énergétique d’environ 370 picojoules par échantillon. Les comparaisons avec d’autres matériels publiés montrent que des conceptions concurrentes utilisent souvent moins de cellules logiques mais dépensent beaucoup plus d’énergie, car elles laissent de nombreuses unités arithmétiques et éléments mémoire en commutation constante. Ici, le découpage fin des horloges, l’isolation des opérandes et le contrôle mémoire conscient des banques n’activent que les circuits essentiels.

Ce que cela signifie pour les appareils futurs

En termes simples, les auteurs démontrent qu’une organisation du travail plus intelligente à l’intérieur de la puce — éteindre ce qui n’est pas nécessaire et réutiliser un cœur et une mémoire flexibles uniques — peut fournir une compression vidéo de premier ordre avec beaucoup moins d’énergie gaspillée. Leur architecture prend en charge l’éventail complet des transformées et tailles VVC, fonctionne à haute vitesse et convient bien aux systèmes contraints en énergie tels que les décodeurs, les passerelles domestiques et les appareils portables. Avec des affinements supplémentaires et une fabrication de circuits personnalisés, des idées similaires pourraient aider le matériel vidéo de demain à suivre l’augmentation des résolutions et des cadences sans surchauffer les batteries ni alourdir les factures d’électricité.

Citation: Palagani, M.B., Nalluri, P. Power-efficient hardware architecture for 2-D multiple transforms in VVC. Sci Rep 16, 9908 (2026). https://doi.org/10.1038/s41598-026-40519-1

Mots-clés: matériel de compression vidéo, Versatile Video Coding, conception FPGA basse consommation, architecture de transformée 2D, traitement 4K ultra HD