FPGA-baserade oprecisa signed-multiplikatordesigner för högpresterande bildbehandlingsapplikationer

Smartare matematik för skarpare bilder

Varje digital bild du tar bygger på miljarder små beräkningar i bakgrunden. Många av dessa beräkningar är multiplikationer, och att utföra dem snabbt och effektivt är avgörande för kameror, telefoner och inbyggda enheter. Den här artikeln undersöker hur vi medvetet kan tillåta små, kontrollerade fel i dessa multiplikationer för att spara energi och hårdvara, samtidigt som bilderna fortfarande ser i det närmaste identiska ut för det mänskliga ögat.

Varför imperfekt kan vara tillräckligt

Inte alla beräkningar måste vara perfekta för att vara användbara. Inom bild- och signalbehandling betraktas slutresultatet av människor, som vanligtvis inte kan uppfatta effekten av mycket små numeriska fel. Denna idé, kallad approximate computing, byter bort en del matematisk precision mot stora vinster i hastighet, energibesparing och minskad karyta. Multiplikation är en av de mest kostsamma operationerna i sådana system, och traditionella konstruktioner strävar efter exakta resultat med hög hårdvarukostnad. Författarna fokuserar på att bygga multiplikatorer som hanterar både positiva och negativa tal (signed multipliers) och är anpassade för en populär omprogrammerbar chipplattform känd som FPGA. Befintliga approximerade multiplikatorer var mestadels designade för skräddarsydda kretsar och för osignerade tal, så de översätts inte väl till verkliga bildsystem som i hög grad förlitar sig på signerad aritmetik.

Byggstenar inne i en omprogrammerbar krets

Moderna FPGAs byggs av upprepade enheter kallade lookup-tabeller och snabba carry-kedjor som är särskilt bra på att utföra additioner. Författarna analyserar först hur en exakt 8-bitars signerad multiplikator kan monteras av dessa block. De granskar noggrant det interna mönstret av operationer för att hitta upprepade eller onödiga strukturer, såsom duplicerad logik och överdrivet långa teckenbitsförlängningar. Genom att omorganisera designen, slå samman liknande delar och kasta bort produktbitar som aldrig behövs på grund av det begränsade indataintervallet, skapar de en slank ”exakt” baslinjemultiplikator som redan använder färre logikgrindar och kortare signalvägar genom kretsen. Denna optimerade baslinje fungerar sedan som grund för deras approximerade konstruktioner.

Två varianter av approximerade multiplikatorer

Utifrån denna optimerade baslinje introducerar författarna två approximerade 8-bitars signerade multiplikatorer. Båda bygger på en enkel idé: de minst signifikanta bitarna i utdata bidrar minst till bildkvaliteten, så de kan förenklas eller fixeras utan märkbar visuell påverkan. I Approximate Design 1 beräknas de sju minst signifikanta utbitspositionerna inte exakt, men deras interna carry-signaler genereras och hanteras ändå noggrant. En sökning över många möjligheter väljer konstanta värden för dessa låga bitar som håller den genomsnittliga felet lågt. Approximate Design 2 går längre: den tar bort både de låga utbitarna och deras lokala carry-signaler, vilket kraftigt minskar mängden hårdvara. I båda fallen omformas strukturen sedan för att packa flera små operationer i varje lookup-tabell och anpassa dem med de snabba carry-kedjorna, vilket resulterar i kompakta krets-nätlistor som effektivt mappar till FPGA-tyget.

Prestanda, energi och bildkvalitet

De två konstruktionerna testas grundligt på en Xilinx Virtex-7 FPGA och jämförs med många befintliga approximerade multiplikatorer. Författarna mäter hur många lookup-tabeller som används, hur lång den långsammaste signalvägen är och hur mycket dynamisk effekt konstruktionerna förbrukar. De simulerar också uttömmande alla indatakombinationer för att kvantifiera genomsnittligt och värsta-fall multiplikationsfel. Båda de nya multiplikatorerna uppnår en bättre balans mellan dessa faktorer än konkurrerande tillvägagångssätt: de använder färre resurser, har kortare fördröjningar och förbrukar mindre effekt för liknande eller till och med mindre genomsnittliga fel. Den grovkornigare konstruktionen, Approximate Design 2, använder minst hårdvara och energi, på bekostnad av större värsta-fallsfel, medan Approximate Design 1 erbjuder snävare felgränser med något högre resursanvändning. För att visa verklig påverkan kopplar författarna in dessa multiplikatorer i två vanliga bildbehandlingsuppgifter—bildblandning och utjämning—och utvärderar resultatet med standardmått för visuell kvalitet. I båda uppgifterna förblir de resulterande bilderna mycket nära dem som produceras av en exakt multiplikator, med höga signal-till-brusförhållanden och strukturell likhet, och utan uppenbar försämring för mänskliga observatörer.

Vad detta betyder för vardagliga enheter

Arbetet visar att noggrant designad ”tillräckligt bra” aritmetik kan avsevärt minska storlek och energianvändning för omprogrammerbar hårdvara samtidigt som bildkvaliteten bevaras. Genom att utnyttja bilders naturliga tolerans mot små numeriska fel och genom att skräddarsy designen till FPGAs specifika byggstenar skapar författarna signerade multiplikatorer som är både snabba och sparsamma. För framtida kameror, inbyggda visionssystem eller AI-acceleratorer som måste köras inom snäva effekt- och kostnadsbudgetar erbjuder sådana approximerade multiplikatorer ett praktiskt sätt att pressa fram mer prestanda utan att offra det som i slutändan betyder mest: hur slutbilden ser ut för det mänskliga ögat.

Citering: Hassan, J., Khurshid, B., Banday, S.A. et al. FPGA-based imprecise signed multiplier designs for high-performance image processing applications. Sci Rep 16, 10084 (2026). https://doi.org/10.1038/s41598-026-40524-4

Nyckelord: approximate computing, FPGA multipliers, image processing hardware, low power design, signed arithmetic