Projetos de multiplicadores com sinal imprecisos baseados em FPGA para aplicações de processamento de imagem de alto desempenho

Matemática mais inteligente para imagens mais nítidas

Cada foto digital que você tira depende de bilhões de pequenos cálculos acontecendo em segundo plano. Muitos desses cálculos são multiplicações, e realizá-las de forma rápida e eficiente é vital para câmeras, telefones e dispositivos embarcados. Este artigo explora como podemos deliberadamente permitir pequenos erros controlados nessas multiplicações para economizar energia e hardware, ao mesmo tempo em que produzimos imagens que parecem virtualmente idênticas ao olho humano.

Por que o imperfeito pode ser suficientemente bom

Nem todo cálculo precisa ser perfeito para ser útil. Em processamento de imagem e sinal, o resultado final é visto por pessoas, que geralmente não percebem o efeito de erros numéricos muito pequenos. Essa ideia, chamada computação aproximada, troca um pouco de precisão matemática por grandes ganhos em velocidade, economia de energia e redução de área do chip. A multiplicação é uma das operações mais caras nesses sistemas, e os projetos tradicionais buscam resultados exatos com alto custo de hardware. Os autores focam em construir multiplicadores que lidam tanto com números positivos quanto negativos (multiplicadores com sinal) e são adaptados para uma plataforma reprogramável popular conhecida como FPGA. Multiplicadores aproximados existentes foram majoritariamente projetados para chips personalizados e para números sem sinal, portanto não se traduzem bem para sistemas de imagem do mundo real que dependem fortemente da aritmética com sinal.

Blocos de construção dentro de um chip reprogramável

FPGAs modernos são formados por unidades repetidas chamadas tabelas de busca e cadeias de transporte rápido que são especialmente boas em realizar somas. Os autores primeiro analisam como um multiplicador com sinal exato de 8 bits pode ser montado a partir desses blocos. Eles examinam cuidadosamente o padrão interno de operações para identificar estruturas repetidas ou desnecessárias, como lógica duplicada e extensões excessivas de bits de sinal. Reorganizando o projeto, mesclando partes semelhantes e descartando bits de produto que nunca são necessários devido ao intervalo limitado de entrada, eles criam um multiplicador ‘exato’ enxuto que já usa menos portas lógicas e caminhos de sinal mais curtos para percorrer o chip. Essa linha de base otimizada serve então como fundação para seus projetos aproximados.

DuAS abordagens de multiplicadores aproximados

A partir dessa linha de base otimizada, os autores apresentam dois multiplicadores com sinal aproximados de 8 bits. Ambos se baseiam em uma ideia simples: os bits menos significativos da saída contribuem menos para a qualidade da imagem, portanto podem ser simplificados ou fixados sem impacto visual perceptível. No Projeto Aproximado 1, os sete bits de saída menos significativos não são computados com exatidão, mas seus sinais de transporte internos ainda são gerados e gerenciados com cuidado. Uma busca por muitas possibilidades seleciona valores constantes para esses bits baixos que mantêm o erro médio baixo. O Projeto Aproximado 2 vai mais longe: remove tanto os bits de saída baixos quanto seus transportes locais, reduzindo significativamente a quantidade de hardware. Em ambos os casos, a estrutura é então reformatada para agrupar múltiplas operações pequenas em cada tabela de busca e alinhá-las com as cadeias de transporte rápido, resultando em ‘netlists’ de circuito compactos que mapeiam eficientemente na matriz do FPGA.

Desempenho, energia e qualidade de imagem

Os dois projetos foram testados exaustivamente em um FPGA Xilinx Virtex-7 e comparados com muitos multiplicadores aproximados existentes. Os autores medem quantas tabelas de busca são usadas, qual é o comprimento do caminho de sinal mais lento e quanta potência dinâmica os projetos consomem. Eles também simulam exaustivamente todas as combinações de entrada para quantificar o erro médio e o erro no pior caso da multiplicação. Ambos os novos multiplicadores alcançam um equilíbrio melhor desses fatores do que as abordagens concorrentes: usam menos recursos, têm atrasos menores e consomem menos energia para erros médios similares ou até menores. O projeto mais grosseiro, Projeto Aproximado 2, usa menos hardware e energia, ao custo de um erro maior no pior caso, enquanto o Projeto Aproximado 1 oferece limites de erro mais apertados com uso de recurso ligeiramente superior. Para demonstrar o impacto no mundo real, os autores inserem esses multiplicadores em duas tarefas comuns de processamento de imagem — mistura e suavização de imagens — e avaliam as saídas com medidas padrão de qualidade visual. Em ambas as tarefas, as imagens resultantes permanecem muito próximas daquelas produzidas por um multiplicador exato, com altas razões sinal-ruído de pico e índices de similaridade estrutural, sem degradação óbvia para observadores humanos.

O que isso significa para dispositivos do dia a dia

O trabalho mostra que uma aritmética “boa o suficiente” cuidadosamente projetada pode reduzir significativamente o tamanho e o consumo de energia do hardware reprogramável preservando a qualidade da imagem. Ao explorar a tolerância natural das imagens a pequenos erros numéricos e ao adaptar o projeto aos blocos de construção específicos dos FPGAs, os autores criam multiplicadores com sinal que são ao mesmo tempo rápidos e econômicos. Para futuras câmeras, sistemas de visão embarcados ou aceleradores de IA que precisam operar dentro de rígidos orçamentos de energia e custo, tais multiplicadores aproximados oferecem uma maneira prática de extrair mais desempenho sem sacrificar aquilo que, em última análise, importa mais: como a imagem final é percebida pelo olho humano.

Citação: Hassan, J., Khurshid, B., Banday, S.A. et al. FPGA-based imprecise signed multiplier designs for high-performance image processing applications. Sci Rep 16, 10084 (2026). https://doi.org/10.1038/s41598-026-40524-4

Palavras-chave: computação aproximada, multiplicadores FPGA, hardware para processamento de imagem, projeto de baixo consumo, aritmética com sinal