使用脉冲模型的先进神经元逻辑电路设计：用于顺序生物计算的框架

为何用脑细胞构建计算机很重要

随着我们的笔记本和数据中心变得越来越强大，它们也变得更热、更耗电且更难以缩小。本文探索了一条根本不同的道路：以类脑的神经细胞网络作为未来计算机的构建单元。作者在计算机模拟中演示了如何将小群模型神经元接线并调谐，使其行为类似熟悉的数字组件——逻辑门和存储单元——同时控制能耗。他们的框架可以为未来由真实神经元或受脑启发的硬件构成的“活芯片”提供指导。

从发热的硅到活的电路

现代硅芯片正遇到由热量、功耗以及可靠缩小晶体管尺寸所设下的物理极限。与此同时，生物系统，尤其是神经元，已经在极低能耗下完成了令人惊讶的信息处理任务。因此，研究者开始思考是否可以从生物学借鉴理念甚至材料来构建新型计算机。实验室培育的神经网络已经学会识别语音甚至玩简单的视频游戏，表明细胞可以被组织成有目的的信息处理器。然而，直到现在，还没有一种清晰、可重复使用的配方，能让这些神经电路像数字电子学中精确、时钟驱动的逻辑块那样工作。

教脉冲神经元以比特方式交流

作者通过设计模拟脉冲神经元网络来解决这个问题——这些数学模型模仿真实神经元如何发出短促电脉冲。他们把一连串脉冲的出现视为数字“1”，其缺失视为“0”。通过精心选择神经元间连接的强度和时序，构建了标准逻辑门的神经元版本：AND、AND-NOT、NOT 和 NAND。这些门是数字逻辑的字母表；仅靠 NAND 就能构造任何逻辑函数。一个关键技巧是混合兴奋性连接（促使神经元放电）与抑制性连接（抑制活动）。例如，他们的 AND-NOT 门仅在“前进”输入活跃且“停止”输入安静时放电，近似反映了一些真实神经元如何权衡传入信号。

让神经元像芯片一样记忆

除了简单的门外，真实计算机还依赖于能够记住过去输入的电路。团队展示了如何把他们的神经元门组合成数字存储的经典构件。他们构建了 SR 锁存器，通过将两个门的输出互相反馈来存储一位信息，并制造了只有在额外控制信号激活时才响应的门控 SR 锁存器。更进一步，他们设计了 D 触发器，一个标准的存储元件，仅在时钟信号的上升沿复制其输入。为在这些更复杂的网络中保持脉冲时序对齐，他们引入了“神经缓冲器”——额外的神经元充当可调延迟线，使来自不同路径的信号几乎同时到达门，从而减少因脉冲时序错误引发的逻辑错误。

平衡类脑活动与能量消耗

任何生物计算系统的一个主要关切是代谢成本：神经元放电和恢复内部化学状态都需要能量。作者将他们的脉冲模型与一个能量模型配对，该模型跟踪类似于细胞燃料水平的抽象量。他们测量了在门和存储电路运行时该能量变量如何变化。在从简单门到更复杂的锁存器与触发器的各种电路中，模拟出的能量负担保持在窄幅范围内，即便电路规模增长。这表明，至少在原理上，只要在设计时考虑时序以及兴奋—抑制平衡，神经元就可以执行类数字的逻辑和存储，而不会出现失控的能量需求。

迈向活的逻辑机器的步骤

简单来说，论文论证了小型神经元网络可以被接线和调谐成类似于当今芯片中的开关和微小存储器，同时保持代谢上的稳定性。该工作仍然是虚拟的——未使用活体神经元——但这些设计旨在可移植到真实的“神经元在芯片上”平台以及在硅中模仿脉冲神经元的类脑硬件。通过提供一套可重用的基于神经元的逻辑组件库、同步时序的规则以及能量需求的估算，这一框架将基于神经元的计算从一个模糊的概念推进到可工程化的现实，在那里类数字的精度与生物的可塑性有朝一日可能在同一计算设备中共存。

引用: Basso, G., Scherer, R. & Barros, M.T. Advanced neuronal logic circuit designs using spiking models: a framework for sequential biocomputation. npj Unconv. Comput. 3, 20 (2026). https://doi.org/10.1038/s44335-026-00066-4

关键词: 神经元生物计算, 脉冲逻辑电路, 生物记忆, 类脑硬件, 高能效计算