Een snel-prototyperingsstrategie voor CMOS-RRAM-integratie

Waarom nieuw geheugen op oude chips ertoe doet

Onze telefoons, laptops en datacenters vertrouwen allemaal op kleine siliciumchips die decennia lang Moore’s law volgden en steeds meer transistors in hetzelfde oppervlak persen. Die benadering stuit nu op fysieke en economische grenzen. Dit artikel verkent een andere weg: een nieuw soort geheugen, resistief geheugen genoemd, direct bovenop bekende silicium-elektronica stapelen om slimmere en efficiëntere chips te creëren zonder functies nog verder te verkleinen.

Voorbij alleen transistors kleiner maken

Jarenlang betekende vooruitgang in rekenen transistors kleiner maken en er meer van op een chip plaatsen. Dat vereist tegenwoordig exotische gereedschappen en materialen die moeilijk en duur zijn in gebruik. De auteurs stellen dat we, in plaats van alleen kleinere maten na te jagen, kunnen voortbouwen op wat bestaande chipfabrieken al goed doen door nieuwe functies bovenop de afgewerkte schakelingen toe te voegen. Een veelbelovende optie is resistief willekeurig toegankelijk geheugen (RRAM), een klein apparaat waarvan de elektrische weerstand kan worden veranderd en onthouden, zodat het zowel als opslag kan dienen als bouwsteen voor door het brein geïnspireerde rekenkundige functies.

Een geheugen ontwerpen dat op silicium kan zitten

Om in echte producten te werken, moet dit nieuwe geheugen worden gemaakt met dezelfde soorten materialen en temperaturen die conventionele chipfabrieken gebruiken. Het team ontwikkelde en testte hun resistieve geheugencellen eerst op standaard siliciumwafer, en paste de materialen aan totdat de cellen schakelden bij spanningen die gewone schakelingen kunnen leveren. Door zorgvuldig metalen en oxidecombinaties te kiezen en kleine hoeveelheden stikstof toe te voegen, creëerden ze geheugencellen die zich betrouwbaar vormen en schakelen bij slechts een paar volt, met soepel verstelbare weerstand en goede stabiliteit in de tijd.

De eerste geïntegreerde arrays bouwen en controleren

Na het afstemmen van de basiseenheden richtten de onderzoekers zich op het moeilijke deel: duizenden daarvan integreren boven op kant-en-klare chips zonder de onderliggende schakelingen te beschadigen. Ze maakten de beschermende toplaag van de foundry-wafer dunner en gladder en etsten vervolgens kleine openingen tot aan begraven metaalsporen. In deze openingen brachten ze de onderste elektroden, de actieve resistieve laag en de bovenste elektroden aan, en vulden de geëtste gaten uiteindelijk met metaal om alles te verbinden. Met dit recept bouwden ze kleine testarrays waarin elke geheugencel gepaard is met een transistor, en toonden aan dat de oorspronkelijke schakelingen zich nog steeds gedroegen zoals ontworpen en dat de nieuwe cellen betrouwbaar gevormd, geprogrammeerd en gelezen konden worden.

Van kleine testblokken naar dichte en bruikbare systemen

Met het bewezen basiselement schaalt het team op naar veel grotere en dichtere arrays met tot een miljoen potentiële geheugencellen. Dit vereiste het verfijnen van oppervlaktegladmaking en patroonstappen zodat zeer smalle lijnen getekend konden worden over het oneffen landschap van de afgewerkte chips. Ze combineerden verschillende lithografietools en -trucs, zoals dubbele patroonvorming, om kleinere afmetingen te bereiken terwijl de ontwikkelkosten redelijk bleven. Tot slot toonden ze aan dat dezelfde integratiemethode meerdere soorten echte schakelingen kan ondersteunen, waaronder neurale signaalinterfaces, patroonvergelijkingsunits, neurale netwerkversnellers en stralingsbestendige geheugens, waarbij elke toepassing de resistieve cellen op maat gebruikt voor de taak.

Wat dit betekent voor de toekomst van chips

In plaats van te wachten op steeds kleinere transistors, schetst dit werk een praktisch recept om een nieuwe, flexibele geheugellaag direct bovenop gewone siliciumchips toe te voegen. Omdat de aanpak standaardmaterialen en -processen gebruikt, kan zij de kloof overbruggen tussen laboratoriumexperimenten en fabrieksproductie. Voor een leek is de conclusie dat toekomstige elektronica nieuwe mogelijkheden en efficiëntie kan winnen, niet door nog verder te krimpen, maar door slim nieuwe geheugentechnologieën bovenop de chips te stapelen die we al weten te maken.

Bronvermelding: Tsiamis, A., Stathopoulos, S. & Prodromakis, T. A Rapid-prototyping CMOS-RRAM Integration Strategy. Microsyst Nanoeng 12, 206 (2026). https://doi.org/10.1038/s41378-026-01335-9

Trefwoorden: RRAM, CMOS-integratie, resistief geheugen, in-memory computing, neuromorfe hardware