Eine Rapid-Prototyping-Strategie zur CMOS-RRAM-Integration

Warum neuer Speicher auf alten Chips wichtig ist

Unsere Telefone, Laptops und Rechenzentren basieren auf winzigen Siliziumchips, die jahrzehntelang dem Mooreschen Gesetz folgten und immer mehr Transistoren auf derselben Fläche unterbrachten. Dieser Ansatz stößt nun an physikalische und wirtschaftliche Grenzen. Dieser Artikel untersucht einen anderen Weg: eine neue Art von Speicher, sogenannten Widerstandsspeicher, direkt auf vertraute Siliziumelektronik aufzubringen, um intelligentere und effizientere Chips zu schaffen, ohne die Strukturgrößen weiter zu verkleinern.

Weiterdenken als nur Transistoren kleiner zu machen

Jahrelang bedeutete Fortschritt in der Rechentechnik, Transistoren zu verkleinern und mehr davon auf einem Chip unterzubringen. Das erfordert heute exotische Werkzeuge und Materialien, deren Einsatz schwierig und teuer ist. Die Autoren argumentieren, dass wir statt nur der Verkleinerung der Strukturen die Stärken vorhandener Chipfabriken erweitern können, indem wir fertigen Schaltungen neue Funktionen obenauf hinzufügen. Eine vielversprechende Option ist die resistive Random-Access-Memory, ein winziges Bauelement, dessen elektrischer Widerstand verändert und gespeichert werden kann, sodass es sowohl als Speicher als auch als Baustein für gehirninspirierte Rechensysteme dienen kann.

Entwurf eines Speichers, der auf Silizium sitzen kann

Damit der neue Speicher in realen Produkten funktioniert, muss er mit den gleichen Materialien und Temperaturen hergestellt werden, die in konventionellen Chipfabriken verwendet werden. Das Team entwickelte und testete seine resistiven Speicherbauelemente zunächst auf Standard-Siliziumwafern und passte die Materialien so an, dass die Zellen bei Spannungen schalteten, die gewöhnliche Schaltungen liefern können. Durch sorgfältige Auswahl von Metall- und Oxid-Kombinationen und das Einbringen kleiner Stickstoffmengen schufen sie Speicherzellen, die sich zuverlässig bei nur wenigen Volt bilden und schalten lassen, mit stufenlos einstellbarem Widerstand und guter Stabilität über die Zeit.

Aufbau und Prüfung der ersten integrierten Arrays

Nach der Abstimmung der Grundbauelemente wandten sich die Forscher dem schwierigen Teil zu: Tausende davon auf fertigen Chips zu integrieren, ohne die darunterliegenden Schaltungen zu beschädigen. Sie verdünnten und glätteten die schützende Oberschicht der in der Foundry gefertigten Wafer und rückten dann winzige Öffnungen bis zu den verborgenen Metallleitungen ein. In diese Öffnungen brachten sie die unteren Elektroden, die aktive Widerstandsschicht und die oberen Elektroden ein und füllten schließlich die geätzten Löcher mit Metall, um alles miteinander zu verbinden. Mit diesem Verfahren bauten sie kleine Testarrays, in denen jede Speicherzelle mit einem Transistor gepaart ist, und zeigten, dass die ursprünglichen Schaltungen weiterhin wie vorgesehen arbeiteten und die neuen Zellen zuverlässig formiert, programmiert und gelesen werden konnten.

Von kleinen Testblöcken zu dichten und nützlichen Systemen

Mit dem bewährten Grundprozess skalierten die Forscher zu deutlich größeren und dichteren Arrays mit bis zu einer Million potenzieller Speicherzellen. Das erforderte die Verfeinerung der Oberflächen-Glättungs- und Musterungsschritte, damit sehr schmale Leitungen über die unebene Landschaft der fertigen Chips gezogen werden konnten. Sie kombinierten verschiedene Lithografie-Werkzeuge und Tricks, wie Doppel-Patterning, um kleinere Größen zu erreichen und gleichzeitig die Entwicklungskosten im Rahmen zu halten. Schließlich zeigten sie, dass dieselbe Integrationsmethode mehrere Arten realer Schaltungen unterstützen kann, darunter neuronale Signalinterfaces, Mustererkennungseinheiten, Beschleuniger für neuronale Netze und strahlungsresistente Speicher, die jeweils die resistiven Zellen auf anwendungsspezifische Weise nutzen.

Was das für die Zukunft der Chips bedeutet

Statt auf immer kleinere Transistoren zu warten, skizziert diese Arbeit ein praktisches Rezept, um eine neue, flexible Speicherschicht direkt auf gewöhnlichen Siliziumchips hinzuzufügen. Da der Ansatz Standardmaterialien und -prozesse nutzt, kann er die Lücke zwischen Laborexperimenten und Fabrikproduktion überbrücken. Für Laien bedeutet das: Zukünftige Elektronik könnte neue Fähigkeiten und Effizienzgewinne nicht durch weitere Verkleinerung, sondern durch intelligentes Stapeln neuer Speichertechnologien auf den Chips erlangen, die wir bereits herstellen können.

Zitation: Tsiamis, A., Stathopoulos, S. & Prodromakis, T. A Rapid-prototyping CMOS-RRAM Integration Strategy. Microsyst Nanoeng 12, 206 (2026). https://doi.org/10.1038/s41378-026-01335-9

Schlüsselwörter: RRAM, CMOS-Integration, widerstandsbasierter Speicher, In-Memory-Computing, neuromorphische Hardware