Piattaforma riconfigurabile hardware-software HiAER-spike per il calcolo neuromorfico guidato da eventi su larga scala

Perché conta un nuovo tipo di computer

La maggior parte dell’intelligenza artificiale odierna gira su hardware progettato decenni fa per fogli di calcolo e word processor, non per cervelli. Quando i ricercatori spingono verso macchine più intelligenti ed efficienti incontrano limiti di potenza, velocità e scala. Questo articolo presenta HiAER-Spike, una piattaforma di calcolo neuromorfico che elabora informazioni tramite spike—brevi eventi elettrici—proprio come fanno i neuroni reali. Realizzata come risorsa condivisa presso il San Diego Supercomputer Center, mira a permettere agli scienziati di tutto il mondo di sperimentare l’IA ispirata al cervello a una scala vicina a quella dei piccoli animali, usando molta meno energia rispetto ai sistemi convenzionali.

Costruire una macchina ispirata al cervello

HiAER-Spike è un grande cluster di server, ciascuno dotato di potenti chip riconfigurabili chiamati FPGA. Invece di eseguire istruzioni software ordinarie, questi chip vengono configurati per comportarsi come vaste reti di neuroni e sinapsi artificiali, chiamate reti neurali a spike. Il sistema completo è progettato per gestire fino a circa 160 milioni di neuroni di modello e 40 miliardi di sinapsi—più del doppio dei neuroni di un cervello di topo—simulandoli più rapidamente del tempo reale. Uno schema di comunicazione speciale, chiamato routing gerarchico di indirizzi-evento, assicura che gli spike possano viaggiare velocemente tra gruppi di neuroni sullo stesso chip, tra chip diversi e persino tra server, bilanciando traffico locale denso e connessioni a lungo raggio sparse, molto simile alla materia grigia e bianca nel cervello.

Adattare reti enormi a hardware limitato

Una sfida importante nella costruzione di questi sistemi è semplicemente memorizzare tutte le connessioni. Le reti neurali moderne sono spesso molto grandi ma anche sparse: la maggior parte delle connessioni possibili non viene utilizzata. HiAER-Spike sfrutta questa sparseness memorizzando solo le connessioni effettive in un elenco efficiente, anziché in una griglia completa di tutte le possibilità. I pesi sinaptici risiedono in memoria ad alta larghezza di banda su ciascun FPGA, mentre gli stati a rapido cambiamento di neuroni e assoni vengono mantenuti in memoria on‑chip più veloce. Quando si verificano spike, il sistema prima individua quali sinapsi sono coinvolte, poi recupera le loro intensità e aggiorna i neuroni bersaglio. Questo processo in due fasi, combinato con un attento impacchettamento dei dati in memoria, mantiene basso il consumo energetico e la latenza, anche con reti di grandi dimensioni.

Rendere semplice l’uso di hardware avanzato

Per aprire questa macchina specializzata ai non esperti, gli autori hanno creato un’interfaccia software di alto livello in Python e C++. Gli utenti descrivono le loro reti a spike con oggetti semplici—definendo tipi di neuroni, ingressi, connessioni e uscite—senza doversi preoccupare dei dettagli hardware di basso livello. Lo stesso codice può essere eseguito come simulazione software locale o, se inviato tramite il portale Neuroscience Gateway, sull’hardware HiAER-Spike. La piattaforma supporta attualmente neuroni binari semplici e neuroni leaky integrate‑and‑fire, con opzioni per comportamenti casuali, e permette di mescolare diversi tipi di neuroni all’interno di una rete. Questo design consente ai ricercatori di prototipare modelli su un portatile e poi scalarli senza soluzione di continuità al grande cluster neuromorfico.

Mettere gli spike al lavoro su compiti reali

Per mostrare cosa può fare la piattaforma, il team ha convertito una varietà di modelli standard di visione e controllo in forma a spike e li ha eseguiti su un singolo core di un FPGA. Hanno testato il riconoscimento di cifre sul classico dataset MNIST, il riconoscimento di gesti usando videocamere basate su eventi che emettono spike anziché fotogrammi, il riconoscimento di oggetti su immagini CIFAR‑10 e persino il controllo del gioco Atari Pong utilizzando una rappresentazione a spike del movimento. In questi compiti l’hardware ha eguagliato da vicino l’accuratezza delle simulazioni software dopo la quantizzazione dei pesi, spesso differendo di meno di un paio di punti percentuali, offrendo al contempo latenza ed energia molto basse. Per esempio, alcune reti per il riconoscimento di cifre hanno raggiunto oltre il 98 percento di accuratezza consumando solo microjoule di energia e microsecondi di ritardo per immagine.

Dove potrebbe portare questa nuova piattaforma

Per un lettore non specialista, il messaggio chiave è che HiAER-Spike è un banco di prova flessibile e ispirato al cervello che chiunque nella comunità di ricerca può usare da remoto. Anche nella sua fase iniziale, un singolo core può eseguire reti a spike di dimensioni rilevanti per compiti come il riconoscimento di gesti da videocamere basate su eventi, utilizzando molta meno energia e tempo rispetto a molti sistemi concorrenti. Man mano che entrano in funzione più core e schede, e che il software aggiunge modelli di neuroni e regole di apprendimento più ricche, questa piattaforma potrebbe contribuire a collegare neuroscienze e IA—supportando esperimenti che esplorano come grandi reti di spike possano alimentare percezione efficiente, processi decisionali e futuri dispositivi intelligenti a basso consumo.

Citazione: Frank, G., Hota, G., Wang, K. et al. HiAER-spike software-hardware reconfigurable platform for event-driven neuromorphic computing at scale. npj Unconv. Comput. 3, 22 (2026). https://doi.org/10.1038/s44335-026-00062-8

Parole chiave: calcolo neuromorfico, reti neurali a spike, acceleratore FPGA, visione basata su eventi, hardware ispirato al cervello