Plataforma reconfigurable hardware‑software HiAER‑spike para computación neuromórfica dirigida por eventos a gran escala

Por qué importa un nuevo tipo de ordenador

La mayor parte de la inteligencia artificial actual se ejecuta en hardware diseñado hace décadas para hojas de cálculo y procesadores de texto, no para cerebros. A medida que los investigadores avanzan hacia máquinas más inteligentes y eficientes, se topan con límites de consumo energético, velocidad y escala. Este artículo presenta HiAER‑Spike, una plataforma de computación neuromórfica que procesa la información en picos —breves eventos eléctricos— de forma similar a las neuronas reales. Construida como un recurso compartido en el San Diego Supercomputer Center, su objetivo es permitir a científicos de todo el mundo experimentar con IA inspirada en el cerebro a una escala próxima a la de cerebros de pequeños animales, empleando mucho menos energía que los sistemas convencionales.

Construyendo una máquina inspirada en el cerebro

HiAER‑Spike es un gran clúster de servidores, cada uno equipado con potentes chips reconfigurables llamados FPGAs. En lugar de ejecutar instrucciones de software ordinarias, estos chips se configuran para comportarse como vastas redes de neuronas y sinapsis artificiales, denominadas redes neuronales de disparo. El sistema completo está diseñado para manejar hasta unos 160 millones de neuronas de modelo y 40 000 millones de sinapsis —más del doble del número de neuronas de un ratón—, simulándolas incluso a velocidades superiores al tiempo real. Un esquema de comunicación especial, llamado enrutamiento jerárquico de eventos por dirección (hierarchical address‑event routing), asegura que los picos puedan viajar rápidamente entre grupos de neuronas en el mismo chip, entre distintos chips e incluso entre servidores, equilibrando tráfico local denso con conexiones de larga distancia más dispersas, de forma similar a la materia gris y blanca del cerebro.

Ajustando redes enormes a un hardware limitado

Uno de los principales desafíos al construir estos sistemas es simplemente almacenar todas las conexiones. Las redes neuronales modernas suelen ser muy grandes pero también esparcidas: la mayoría de las conexiones posibles no se usan. HiAER‑Spike aprovecha esta esparsidad almacenando únicamente las conexiones existentes en una lista eficiente, en lugar de en una matriz completa con todas las posibilidades. Los pesos sinápticos residen en memoria de alta ancho de banda en cada FPGA, mientras que los estados de rápida variación de neuronas y axones se mantienen en memoria más rápida dentro del chip. Cuando se producen picos, el sistema primero consulta qué sinapsis se ven afectadas, luego recupera sus valores y actualiza las neuronas objetivo. Este proceso en dos pasos, combinado con un empaquetado cuidadoso de los datos en memoria, mantiene bajo el consumo de energía y la latencia, incluso cuando las redes crecen mucho.

Haciendo que el hardware avanzado sea fácil de usar

Para abrir esta máquina especializada a no expertos, los autores crearon una interfaz de software de alto nivel en Python y C++. Los usuarios describen sus redes de disparo con objetos sencillos —definiendo tipos de neuronas, entradas, conexiones y salidas— sin preocuparse por detalles de bajo nivel del hardware. El mismo código puede ejecutarse como una simulación local por software o, si se envía a través del portal Neuroscience Gateway, en el propio hardware HiAER‑Spike. La plataforma soporta actualmente neuronas binarias simples y neuronas integradoras y fugadoras (leaky integrate‑and‑fire), con opciones para comportamiento aleatorio, y permite mezclar distintos tipos de neuronas dentro de una misma red. Este diseño permite a los investigadores prototipar modelos en un portátil y luego escalarlos sin fricciones al gran clúster neuromórfico.

Poner los picos a trabajar en tareas reales

Para demostrar lo que puede hacer la plataforma, el equipo convirtió una variedad de modelos estándar de visión y control a forma de disparos y los ejecutó en un único núcleo de un FPGA. Probaron reconocimiento de dígitos con el clásico conjunto MNIST, reconocimiento de gestos usando cámaras basadas en eventos que emiten picos en lugar de fotogramas, reconocimiento de objetos en imágenes CIFAR‑10 e incluso control del juego Atari Pong usando una representación basada en picos del movimiento. En estas tareas, el hardware igualó de cerca la precisión de las simulaciones por software tras la cuantización de pesos, a menudo difiriendo por menos de un par de puntos porcentuales, mientras ofrecía latencias y consumo energético muy bajos. Por ejemplo, algunas redes de reconocimiento de dígitos alcanzaron más del 98 por ciento de precisión consumiendo solo microjulios de energía y con microsegundos de demora por imagen.

Hacia dónde podría conducir esta nueva plataforma

Para un lector no especializado, el mensaje clave es que HiAER‑Spike es un banco de pruebas flexible, inspirado en el cerebro, que cualquier miembro de la comunidad investigadora puede usar de forma remota. Incluso en su fase inicial, un único núcleo puede ejecutar redes de disparo de tamaño considerable para tareas como reconocer gestos a partir de cámaras basadas en eventos, usando mucha menos energía y tiempo que muchos sistemas competidores. A medida que entren más núcleos y placas en funcionamiento y el software incorpore modelos neuronales y reglas de aprendizaje más ricos, esta plataforma podría ayudar a tender un puente entre la neurociencia y la IA, apoyando experimentos que exploren cómo grandes redes de picos pueden impulsar una percepción, toma de decisiones y dispositivos inteligentes de bajo consumo eficientes en el futuro.

Cita: Frank, G., Hota, G., Wang, K. et al. HiAER-spike software-hardware reconfigurable platform for event-driven neuromorphic computing at scale. npj Unconv. Comput. 3, 22 (2026). https://doi.org/10.1038/s44335-026-00062-8

Palabras clave: computación neuromórfica, redes neuronales de disparo, acelerador FPGA, visión basada en eventos, hardware inspirado en el cerebro