HiAER-spike Software-Hardware-rekonfigurierbare Plattform für ereignisgesteuertes neuromorphes Rechnen im großen Maßstab

Warum ein neuer Computertyp wichtig ist

Der Großteil der heutigen künstlichen Intelligenz läuft auf Hardware, die vor Jahrzehnten für Tabellenkalkulationen und Textverarbeitung entwickelt wurde, nicht für Gehirne. Wenn Forschende auf intelligentere, effizientere Maschinen zusteuern, stoßen sie an Grenzen von Energie, Geschwindigkeit und Skalierbarkeit. Dieses Papier stellt HiAER-Spike vor, eine neuromorphe Rechenplattform, die Informationen in Spikes — kurzen elektrischen Ereignissen — verarbeitet, ähnlich wie echte Neuronen. Als gemeinschaftliche Ressource am San Diego Supercomputer Center konzipiert, soll sie Wissenschaftlern weltweit ermöglichen, gehirn‑inspirierte KI in einem Maßstab zu erforschen, der an kleine Tiergehirne heranreicht, und dabei deutlich weniger Energie zu verbrauchen als konventionelle Systeme.

Aufbau einer hirn‑inspirierten Maschine

HiAER-Spike ist ein großer Cluster aus Servern, deren Knoten mit leistungsfähigen rekonfigurierbaren Chips, sogenannten FPGAs, bestückt sind. Statt üblicher Softwareanweisungen werden diese Chips so konfiguriert, dass sie wie weiträumige Netze künstlicher Neuronen und Synapsen funktionieren — spikende neuronale Netze. Das Gesamtsystem ist ausgelegt für bis zu etwa 160 Millionen Modellneuronen und 40 Milliarden Synapsen — mehr als die doppelte Neuronenzahl eines Mausgehirns — und kann sie schneller als Echtzeit simulieren. Ein spezielles Kommunikationsschema, die hierarchische Address‑Event‑Routing, sorgt dafür, dass Spikes schnell zwischen Neurongruppen auf demselben Chip, zwischen verschiedenen Chips und sogar zwischen Servern übertragen werden, wobei dichte lokale Kommunikation und spärliche Fernverbindungen ausbalanciert werden — ähnlich der grauen und weißen Substanz im Gehirn.

Große Netzwerke in begrenzte Hardware quetschen

Eine zentrale Herausforderung beim Bau solcher Systeme ist das Speichern aller Verbindungen. Moderne neuronale Netze sind oft sehr groß, aber auch dünn besetzt: die meisten möglichen Verbindungen werden nicht genutzt. HiAER-Spike nutzt diese Sparsamkeit, indem nur existierende Verbindungen in einer effizienten Liste gespeichert werden, statt in einem vollständigen Gitter aller Möglichkeiten. Synaptische Gewichtungen liegen im Hochdurchsatzspeicher (High‑Bandwidth Memory) jeder FPGA, während die sich schnell ändernden Zustände von Neuronen und Axonen in schnellerem On‑Chip‑Speicher gehalten werden. Wenn Spikes auftreten, bestimmt das System zunächst, welche Synapsen betroffen sind, ruft dann deren Stärken ab und aktualisiert die Zielneuronen. Dieser Zweischrittprozess, kombiniert mit sorgfältiger Packung der Daten im Speicher, hält Energieverbrauch und Verzögerung niedrig, selbst wenn die Netzwerke groß werden.

Fortschrittliche Hardware benutzerfreundlich machen

Um diese spezialisierte Maschine auch Nicht‑Experten zugänglich zu machen, entwarfen die Autoren eine hochstufige Software‑Schnittstelle in Python und C++. Anwender beschreiben ihre spikenden Netzwerke mit einfachen Objekten — legen Neuronentypen, Eingänge, Verbindungen und Ausgänge fest — ohne sich um Low‑Level‑Hardwaredetails kümmern zu müssen. Derselbe Code kann entweder lokal als Software‑Simulation laufen oder, wenn er über das Neuroscience Gateway eingereicht wird, direkt auf der HiAER‑Spike‑Hardware ausgeführt werden. Die Plattform unterstützt aktuell einfache binäre Neuronen und leaky integrate‑and‑fire‑Neuronentypen, mit Optionen für Zufallskomponenten im Verhalten, und erlaubt das Mischen verschiedener Neuronentypen innerhalb eines Netzwerks. Dieses Design ermöglicht Forschern, Modelle auf einem Laptop zu prototypisieren und sie dann nahtlos auf den großen neuromorphen Cluster hochzuskalieren.

Spikes bei realen Aufgaben einsetzen

Um die Fähigkeiten der Plattform zu demonstrieren, wandelte das Team eine Reihe gängiger visueller und steuernder Modelle in spikende Formen um und führte sie auf einem einzelnen Kern eines FPGA aus. Getestet wurden Ziffernerkennung auf dem klassischen MNIST‑Datensatz, Gestenerkennung mit ereignisbasierten Kameras, die Spikes statt Frames ausgeben, Objekterkennung auf CIFAR‑10‑Bildern und sogar die Steuerung des Atari‑Spiels Pong mit einer spike‑basierten Bewegungsrepräsentation. In diesen Aufgaben stimmte die Hardware nach Quantisierung der Gewichte eng mit der Genauigkeit von Softwaresimulationen überein, oft mit Abweichungen von weniger als ein paar Prozentpunkten, und lieferte dabei sehr geringe Latenzzeiten und Energieverbrauch. Einige Ziffernerkennungsnetze erreichten beispielsweise über 98 Prozent Genauigkeit bei nur Mikrojoule Energieaufwand und Mikrosekunden Verzögerung pro Bild.

Wohin diese neue Plattform führen könnte

Für einen Laien ist die Kernbotschaft, dass HiAER‑Spike ein flexibles, hirn‑inspiriertes Rechentestfeld ist, das Forschenden weltweit aus der Ferne zugänglich ist. Schon in dieser frühen Phase kann ein einzelner Kern beträchtliche spikende Netzwerke für Aufgaben wie Gestenerkennung mit ereignisbasierten Kameras ausführen und dabei deutlich weniger Energie und Zeit benötigen als viele konkurrierende Systeme. Mit zunehmender Anzahl an Kernen und Boards und mit Softwareerweiterungen um reichere Neuronmodelle und Lernregeln könnte diese Plattform helfen, Neurowissenschaft und KI zu verbinden — und Experimente unterstützen, die erforschen, wie große Spike‑Netzwerke effiziente Wahrnehmung, Entscheidungsfindung und zukünftige stromsparende intelligente Geräte ermöglichen können.

Zitation: Frank, G., Hota, G., Wang, K. et al. HiAER-spike software-hardware reconfigurable platform for event-driven neuromorphic computing at scale. npj Unconv. Comput. 3, 22 (2026). https://doi.org/10.1038/s44335-026-00062-8

Schlüsselwörter: neuromorphes Rechnen, spikende neuronale Netze, FPGA-Beschleuniger, ereignisbasierte Vision, hirn-inspirierte Hardware