Un algoritmo de aprendizaje adaptable al hardware para memoria asociativa de capacidad superlineal en crossbars de memristores

Por qué importa un hardware de memoria más inteligente

Imagine mirar un número de teléfono borroso y medio borrado y aun así marcarlo correctamente. Nuestros cerebros rellenan rutinariamente información faltante de esa manera, pero los ordenadores actuales tienen dificultades para hacer lo mismo de forma eficiente. Este artículo explora un nuevo tipo de memoria electrónica que puede recuperar patrones completos a partir de pistas ruidosas—más cercano al funcionamiento del cerebro—y usando mucho menos energía. Al rediseñar tanto las reglas de aprendizaje como el hardware, los autores muestran que estos sistemas pueden almacenar más memorias de lo esperado y seguir funcionando incluso cuando muchos de sus componentes son defectuosos.

De la recuperación tipo cerebral a la memoria electrónica

Hace décadas, los científicos propusieron “memorias asociativas” que, al igual que el cerebro, pueden recuperar un patrón almacenado completo cuando se les da solo una versión parcial o corrompida. Un modelo matemático popular para esto es la red neuronal de Hopfield, que se comporta como un paisaje de valles: cada valle representa una memoria almacenada, y una entrada ruidosa rueda cuesta abajo hacia la más cercana. En los chips digitales estándar, sin embargo, este proceso es lento y consume mucha energía, porque los datos deben desplazarse constantemente entre unidades de procesamiento y memoria separadas. Los autores, en cambio, recurren a crossbars de memristores—rejillas de diminutos dispositivos electrónicos que almacenan información y realizan cálculos en el mismo lugar—ofreciendo paralelismo masivo y un uso de energía mucho menor.

Enseñar al hardware imperfecto a trabajar con sus propias fallas

Los memristores reales están lejos de ser perfectos. Algunos se quedan atascados y ya no cambian su conductancia eléctrica, mientras que otros varían ligeramente cada vez que se programan. Diseños anteriores trataban el aprendizaje como un ejercicio puramente matemático, ignorando estas peculiaridades del mundo real y luego intentando copiar los pesos calculados al hardware. El nuevo trabajo invierte este enfoque: el algoritmo de aprendizaje es «adaptable al hardware», lo que significa que se entrena usando un modelo detallado del chip real, incluyendo qué dispositivos están atascados y qué rango de conductancias pueden alcanzar de forma fiable. Durante el entrenamiento, los dispositivos defectuosos se enmascaran explícitamente, y los restantes se ajustan para que toda la red aún converja hacia las memorias correctas cuando se le den claves ruidosas.

Almacenar más memorias con redes en capas

Las redes de Hopfield clásicas usan una sola capa de conexiones y se sabe que solo almacenan un número de patrones proporcional a su tamaño. Los autores extienden su método de aprendizaje consciente del hardware a redes multicapa—añadiendo capas ocultas entre entrada y salida—implementadas en crossbars de memristores. Estas capas adicionales actúan como una etapa de compresión inteligente: para datos estructurados como dígitos manuscritos, el sistema puede almacenar un número de patrones que crece más rápido que de forma lineal con el número de unidades de entrada, un comportamiento que los autores describen como capacidad superlineal. En pruebas con imágenes de dígitos MNIST reducidas, el diseño multicapa no solo almacenó más patrones sino que lo hizo con dramáticamente menos dispositivos memristores que una contrapartida de una sola capa, ofreciendo un camino claro para escalar sin que explote el coste del hardware.

Manejar tonos de gris, no solo blanco y negro

La mayoría de las memorias asociativas anteriores funcionaban solo con patrones simples de encendido/apagado, mientras que los datos del mundo real—imágenes, sonidos, señales de sensores—varían de forma continua. Al reemplazar la abrupta activación tipo “signo” por una función suave “tanh” y combinarla con su entrenamiento multicapa adaptable al hardware, los autores muestran que el mismo sistema de memristores puede recordar de forma fiable patrones con valores continuos. Incluso cuando la entrada está fuertemente corrompida por ruido, la dinámica iterativa de la red la arrastra de vuelta hacia el patrón almacenado correcto. Para estos casos continuos, el número de memorias que el sistema puede mantener también crece más rápido que linealmente con el tamaño, lo que indica que los beneficios de la arquitectura se extienden más allá de ejemplos binarios simples.

Velocidad, eficiencia y resiliencia en la práctica

Dado que los crossbars de memristores realizan muchas operaciones en paralelo, los investigadores actualizan todos los estados neuronales a la vez, en lugar de uno por uno como en los esquemas tradicionales. En un prototipo de 64 neuronas, esta actualización sincrónica reduce el tiempo de procesamiento en aproximadamente un factor de mil y disminuye el consumo de energía varias veces en comparación con enfoques asincrónicos anteriores. De forma crucial, el sistema mantiene una alta calidad de recuperación incluso cuando hasta la mitad de los dispositivos están permanentemente atascados, y su rendimiento apenas cambia bajo ruido de programación realista. En conjunto, el trabajo presenta un plano práctico para memorias inspiradas en el cerebro que son rápidas, eficientes en energía, tolerantes a defectos y capaces de almacenar patrones ricos y continuos—acercando el hardware un paso más al poder asociativo de los cerebros biológicos.

Cita: He, C., Jiang, M., Shan, K. et al. A hardware-adaptive learning algorithm for superlinear-capacity associative memory on memristor crossbars. Nat Commun 17, 3096 (2026). https://doi.org/10.1038/s41467-026-69958-0

Palabras clave: memoria asociativa, crossbar de memristores, hardware neuromórfico, red de Hopfield, computación en memoria