材料与结构参数对先进低功耗 CNTFET 基 SRAM 设计性能的影响

为什么更快、更冷的存储很重要

每一次智能手机屏幕的轻触、每一次由人工智能驱动的翻译，以及每一个联网的医疗传感器，都依赖于能够快速存取比特信息的微小存储单元。随着设备体积缩小、工作负载增多，现有基于硅的存储电路在发热、能耗和可靠性方面面临挑战。本文探索了一种有前景的替代方案：利用碳纳米管——比人类头发细数千倍的碳筒——构建更快、更低功耗的存储单元，并展示了如何通过微调它们的尺寸及周围材料显著提升性能。

明日芯片中的微小碳管

传统内存芯片依赖硅晶体管，当器件尺寸被工程师推进到几十纳米以下时，会出现漏电和行为异常。碳纳米管场效应晶体管（CNTFET）提供了另一条路径。它们的沟道由碳纳米管构成，可在极低阻力下传导电荷并能耐高温。作者关注静态随机存取存储器（SRAM），这是处理器内部以及众多嵌入式设备（从智能手机到卫星传感器和物联网节点）中使用的高速存储类型。他们比较了几种常见的 SRAM 单元布局——称为 6T、8T、10T 及一种改进的 10T 设计——在使用 CNTFET 取代传统硅器件时的表现差异。

用管径与绝缘层塑造性能

这些设计中的一个关键可调参数是碳纳米管的直径。管径较小时，材料的能级间隙较大，从而使电荷运动变慢并增加延迟。随着管径增大，能隙缩小，电荷更自由地移动，降低存储单元在 0 与 1 之间切换的时间。通过在 32 纳米工艺节点上的详细仿真，作者表明增大纳米管直径可以将 8 传输器（8T）SRAM 单元的写入和读取延迟大致减少约四分之一，使单元操作明显加速。然而，这存在权衡：管径过大将导致更多不需要的漏电流，如果过度增大可能提高功耗。

围绕碳管的材料选择很聪明

围绕控制栅与纳米管沟道之间的绝缘材料也强烈影响性能。该材料以其“介电常数”来表征，衡量其存储电荷的能力。使用介电常数更高的材料（例如基于铪或锆的氧化物）替代标准二氧化硅，可以在不改变物理尺寸的情况下增强栅极对沟道的控制。在仿真中，在保持管径不变的情况下提高介电常数，会显著降低写入和读取延迟，同时仅带来很小的功耗增加。总体上，综合效应使功耗-延迟积（衡量每次开关事件消耗能量的常用指标）下降约 11%。

为速度与稳定性重新设计存储单元

除了材料调优外，存储单元的电路布局本身对行为有重要影响。经典的 6T 单元使用的晶体管最少，因此往往功耗最低，但在读写时更易发生错误。通过在 8T 和 10T 设计中增加额外晶体管，可以将存储与访问操作分离，从而在噪声和工艺变动下提高稳定性。本文研究的改进型 10T CNTFET 单元进一步通过为读写提供专用路径来工作，这显著降低了延迟同时保持较强的噪声裕度。在一系列管径下，该改进型 10T 设计始终表现出比其他 SRAM 选项更短的读写时间和更低的功耗-延迟积，尽管每个单元的器件数量更多。

这对未来设备意味着什么

对非专业读者而言，结论是未来存储芯片的内部“管路”——从每根碳管的厚度到绝缘薄膜的选择——可以像混音台上的旋钮一样进行调节，以在速度、能耗和可靠性之间取得平衡。研究表明，精心选择的纳米管直径和先进的绝缘材料，结合改进的 10 晶体管单元布局，能够提供在皮秒级切换且每次操作能量低、对电噪声具有强抗扰性的 SRAM。这类基于 CNTFET 的 SRAM 单元可望成为下一代低功耗电子设备的关键构建模块，从始终在线的健康监测设备到需要快速高效片上存储的人工智能加速器。

引用: Fuad, M.H., Nayan, M. Impact of material and structural parameters on the performance of advanced low-power CNTFET-based SRAM designs. Sci Rep 16, 11745 (2026). https://doi.org/10.1038/s41598-026-47254-7

关键词: 碳纳米管晶体管, 低功耗存储器, SRAM 设计, 纳电子学, 先进晶体管技术