Impatto dei parametri materiali e strutturali sulle prestazioni di progetti avanzati di SRAM a basso consumo basati su CNTFET

Perché una memoria più veloce e più fresca è importante

Ogni tocco sullo schermo di uno smartphone, ogni traduzione guidata dall’intelligenza artificiale e ogni sensore medico connesso dipendono da minuscole celle di memoria che immagazzinano e recuperano rapidamente bit di informazione. Man mano che questi dispositivi si riducono e i carichi di lavoro aumentano, i circuiti di memoria basati sul silicio attuali faticano a causa del calore, degli sprechi energetici e della vulnerabilità. Questo articolo esplora un’alternativa promettente: usare nanotubi di carbonio — cilindri di carbonio migliaia di volte più sottili di un capello umano — per costruire celle di memoria più veloci e a basso consumo, e mostra come la messa a punto delle loro dimensioni e dei materiali circostanti possa migliorare drasticamente le prestazioni.

Piccoli tubi nei chip del domani

I chip di memoria convenzionali si basano su transistor al silicio che cominciano a perdere corrente e a comportarsi in modo erratico quando gli ingegneri li spingono al di sotto di alcune decine di nanometri. I transistor a effetto di campo con canale in nanotubi di carbonio (CNTFET) offrono una via alternativa. I loro canali sono costituiti da nanotubi di carbonio, che possono trasportare cariche elettriche con pochissima resistenza e sopportare alte temperature. Gli autori si concentrano sulla memoria static random-access (SRAM), il tipo di memoria rapida usata all’interno dei processori e in molti dispositivi embedded, dagli smartphone ai sensori satellitari e ai nodi Internet of Things (IoT). Confrontano diversi layout di celle SRAM popolari — noti come 6T, 8T, 10T e un design 10T modificato — quando queste celle sono costruite usando CNTFET invece dei tradizionali dispositivi in silicio.

Plasmare le prestazioni con la dimensione del tubo e gli strati isolanti

Una manopola chiave in questi progetti è il diametro del nanotubo di carbonio stesso. Quando il tubo è più stretto, il gap tra i livelli energetici nel materiale è maggiore, il che rallenta il moto delle cariche e aumenta il ritardo. All’aumentare del diametro del tubo, quel gap energetico si riduce e le cariche si muovono più liberamente, riducendo il tempo necessario a una cella di memoria per passare da 0 a 1. Tramite simulazioni dettagliate al nodo tecnologico da 32 nanometri, gli autori dimostrano che aumentare il diametro del nanotubo può ridurre sia i ritardi di scrittura sia di lettura in una cella SRAM a 8 transistor (8T) di circa un quarto, rendendo la cella molto più veloce. Tuttavia, c’è un compromesso: tubi molto grandi consentono più corrente di perdita indesiderata, che può aumentare il consumo energetico se spinta troppo in là.

Scelte intelligenti dei materiali intorno al tubo

Le prestazioni sono fortemente influenzate anche dal materiale isolante che separa il gate — l’elettrodo di controllo — dal canale del nanotubo. Questo materiale è caratterizzato dalla sua «costante dielettrica», una misura di quanto bene può immagazzinare carica elettrica. Usare materiali con costanti dielettriche più alte, come ossidi a base di afnio o zirconio invece del tradizionale biossido di silicio, rafforza il controllo del gate sul canale senza comprimere fisicamente la struttura. Nelle simulazioni, aumentare la costante dielettrica mantenendo fisso il diametro del tubo porta a riduzioni evidenti sia dei ritardi di scrittura sia di lettura, con solo un piccolo aumento del consumo di potenza. Nel complesso, l’effetto combinato è una riduzione dell’11% del prodotto potenza–ritardo, una misura comune che cattura quanta energia viene spesa per ogni evento di commutazione.

Riprogettare la cella di memoria per velocità e stabilità

Oltre all’ottimizzazione dei materiali, il layout di circuito della cella di memoria stessa ha un forte impatto sul comportamento. La cella 6T classica utilizza il minor numero di transistor e dunque tende a consumare meno potenza, ma è più vulnerabile a errori durante le operazioni di lettura e scrittura. Aggiungere transistor in più nei progetti 8T e 10T separa l’atto di immagazzinare un bit dall’atto di accedervi, migliorando la stabilità di fronte a rumore e variazioni. La cella CNTFET 10T modificata studiata qui va oltre offrendo percorsi dedicati per lettura e scrittura, il che riduce nettamente i ritardi mantenendo forti margini di rumore. Su un range di diametri di tubo, questo design 10T modificato mostra costantemente tempi di lettura e scrittura più corti e un prodotto potenza–ritardo inferiore rispetto alle altre opzioni SRAM, nonostante abbia più dispositivi per cella.

Cosa significa per i dispositivi futuri

Per i non specialisti, la conclusione è che la «plumbing» interna dei futuri chip di memoria — fino allo spessore di ogni nanotubo di carbonio e alla scelta dei film isolanti — può essere regolata come manopole su un banco di mixaggio per bilanciare velocità, consumo energetico e affidabilità. Lo studio dimostra che diametri di nanotubo scelti con cura e materiali isolanti avanzati, combinati con un layout migliorato a 10 transistor, possono fornire SRAM che commuta in picosecondi mantenendo bassa l’energia per operazione e forte resistenza al rumore elettrico. Tali celle SRAM basate su CNTFET potrebbero diventare blocchi fondamentali per l’elettronica a basso consumo di prossima generazione, dai monitor sanitari sempre attivi agli acceleratori AI che richiedono memoria on-chip veloce ed efficiente.

Citazione: Fuad, M.H., Nayan, M. Impact of material and structural parameters on the performance of advanced low-power CNTFET-based SRAM designs. Sci Rep 16, 11745 (2026). https://doi.org/10.1038/s41598-026-47254-7

Parole chiave: transistor a nanotubi di carbonio, memoria a basso consumo, progettazione SRAM, nanoelettronica, tecnologie avanzate di transistor