用于大面积分子电子器件顶触电极的冷冻聚焦电子束沉积生长的导电钴基沉积物

用冷束写出微小导线

现代电子器件由蚀刻和印刷在芯片上的图案构成，但要把器件继续缩小并连接单层分子，现有的制造工具已接近极限。这项研究展示了一种“冷写”方法如何快速在所需位置绘制出微小且导电的钴接触，不会损伤下面脆弱的分子薄膜。该工作将分子级电路向实用的大面积器件又推进了一步，未来可能与传统硅技术互补。

为何需要新的电路绘制方式

传统芯片制造工具依赖多道工序、临时光刻胶层和加热，这些在特征尺寸缩小到纳米级或基底材料很脆弱时会变得缓慢、复杂甚至无法使用。在分子电子学中，一层精心排列的分子在两个金属电极之间传导电流，最大的难题是制作顶触：高速金属原子可能冲穿或重排分子，导致短路并破坏器件性能。也有较柔和的替代方案，例如液态金属或化学形成的接触，但它们通常难以精确控制尺寸与形状，从而难以设计具有精确几何形状的电路。

一种低温直接写入的方法

这里探讨的技术称为 Cryo-FEBID，它将聚焦电子束变成纳米级的“笔”。首先，将芯片冷却到远低于冰点并引入含钴分子的蒸气，使其冷凝成薄薄的冻结层。当狭窄的电子束扫描选定区域时，会局部分解这些分子，留下富钴的固体沉积物。随后，温和加热去除未被作用的冻结材料，露出直接写在表面的钴图案。由于电子的动量远低于离子或蒸发的金属原子，且大部分能量被冻结层吸收，该过程对下方任何结构的损伤要小得多。

使沉积物具有可控的导电性

作者系统地调控了这些钴沉积物的生长与电导特性。通过改变气体喷嘴与样品之间的距离，他们调节了冻结层的厚度，从而控制最终沉积物的高度。通过改变总电子剂量，他们改变了形成的钴-碳复合体的金属含量和电阻率。他们发现，当电子剂量超过某个阈值时，沉积物表现出像良好金属一样的行为，电阻率与其他实用接触材料相当，同时可以在数十到数百平方微米的区域内在数分钟内写入。显微与化学分析证实，较高剂量产生更厚、更均匀且富含钴的结构，且未引入大缺陷。

温和地接触单层分子

为测试该方法能否真正制作出可工作的分子器件，团队构建了垂直“夹心”结构，包括金底电极、单分子层以及由 Cryo-FEBID 生长的钴顶触。所选分子具有类似导线的行为，并带有能很好与钴形成键合的化学端基，帮助电流通过界面。原子力显微镜和表面测量显示，分子层均匀且在暴露于电子束和前体气体后仍保持完整。当在上方写入钴接触时，所制器件显示出金属-分子-金属体系典型的非线性电流-电压曲线，且电流随接触面积呈合理缩放。约四分之三的器件按预期工作，对于大面积分子结来说这是一个有竞争力的良率。

将分子电子学更接近真实器件

总体而言，研究表明低温直接写入的钴接触可以快速生长、导电良好，并且关键是能在相对较大的区域内保持下方分子层的功能性。对普通读者来说，这意味着研究人员正在学会如何可靠地为分子片连接电路，从而设想将它们与标准微电子技术集成。由于相同方法可以在芯片的任意位置定向写入且无需掩模，它也可以适配于接触其他敏感材料，从原子级薄晶体到生物样本。通过证明 Cryo-FEBID 能在不额外加工的情况下生成导电的钴结构，该工作扩展了未来纳米级电路的工具箱，使光刻的精度与分子及低维材料的独特性质得以结合。

引用: Salvador-Porroche, A., Gómez-González, A., Bonastre, J.M. et al. Conductive cobalt-based deposits grown by Cryo-FEBID for application as top-contact electrodes in large-area molecular electronic devices. Microsyst Nanoeng 12, 153 (2026). https://doi.org/10.1038/s41378-026-01280-7

关键词: 分子电子学, 纳米制造, 钴电极, 低温电子束, 顶触结