二重機能の配線バリア兼ライナーのための超薄膜二硫化タングステンの低温ウエハースケール成長

配線の微細化が新たな保護を必要とする理由

コンピュータが高速化し続けているのは、エンジニアがチップ上により多くの小さなトランジスタと金属配線を詰め込んでいるからです。これらの銅配線が幅わずか数ナノメートルにまで縮むと、新たな問題が生じます：金属は導電性を失いやすく脆くなり、銅原子が周囲の材料に浸入して回路を徐々に損なうことがあります。この記事は、将来のチップをより冷たく、より高速に、より長く動作させる可能性がある、二硫化タングステンという材料を基にした新しい超薄膜コーティングを検討します。

新しいタイプの超薄シールド

最新のチップでは、配線ネットワークはエンジニアが「バックエンド・オブ・ライン」と呼ぶ層にあり、ガラスのような絶縁体に埋め込まれた銅線の積層です。現在、各銅線は二つの別個の被覆で包む必要があります：金属の密着と成膜を助けるライナーと、銅原子の拡散を止めるバリアです。これら従来の被覆はタングステンと窒化タンタルなどで構成され、合計で数ナノメートルの厚さになり、将来の極微小配線では利用可能な空間のほぼ半分を占めてしまいます。著者らは、このかさばる二重層を一本化し、はるかに薄い単一膜で両方の役割を果たすことを目指しました。

ウエハー全体に一原子厚の膜を成長させる

研究チームは二硫化タングステン（WS₂）に注目しました。これは単一原子層にまで剥がせるいわゆる二次元材料です。彼らは原子層堆積という技術を用いて、標準的な200ミリメートルシリコンウエハー上に350 ℃というチップを傷めない十分に低い温度で均一なWS₂膜を成長させました。成長サイクル数を調整することで、単一原子層（約0.7 ナノメートル）から数層、さらにそれ以上まで厚さを精密に制御できます。電子顕微鏡画像は、膜が深く狭い溝――先進的配線で期待される高アスペクト比の特徴に類似する――に対しても95％以上の均一性で被覆していることを確認しました。言い換えれば、このプロセスは平坦な試料だけでなく実際の三次元チップ構造をコートできるのです。

銅のなじみと導電性を改善する

WS₂層をライナーとして評価するため、研究者らは非常に薄い銅膜（最薄で10 ナノメートル）をシリカ上にWS₂有無で堆積しました。これらを試験配線としてパターン化して電気抵抗を測定すると、薄膜領域で劇的な差が出ました。ライナーがない場合、10 ナノメートルの銅はほとんど絶縁体のように振る舞いましたが、基板下に単層WS₂があると比抵抗は100万倍以上低下し、最先端のタングステン/窒化タンタル積層よりも約5倍優れる結果が出ました。顕微鏡観察はその理由を示しました：素のガラス上では銅が粗く分断された島状に分かれる一方で、WS₂上ではより滑らかで連続した薄膜となり、表面粗さは約半分でした。その滑らかさにより電子は凹凸や隙間に遭遇する頻度が減り、ライナー自体がはるかに薄くても配線の導電性は大きく改善されます。

銅の漏れを遮断し寿命を延ばす

同じ超薄膜は堅牢なバリアとしても機能しました。銅を直接シリカ上に置いて400–500 ℃で加熱すると、基材と反応して大きな銅–シリコン化合物が形成され、表面は損傷して塊状になります。間に単層のWS₂があるだけで、銅膜は無傷に保たれ、下地のシリコンや酸素もX線やイオンビーム測定で清浄であることが確認されました。強い電界下では、WS₂バリアを含むデバイスはバリアなしのデバイスと比べて故障までの寿命が平均で約10倍長持ちしました。より厚いWS₂積層はさらに良好に機能し、薄いにもかかわらず従来の窒化タンタルに匹敵するかそれ以上の性能を示しました。

原子構造が付加的な保護をもたらす理由

これらの膜が銅を効果的に遮断する理由を明らかにするため、著者らは計算機シミュレーションを用いて個々の銅原子がWS₂をどのように通り抜けようとするかをモデル化しました。理想的なシートでは、銅が押し通るには非常に高いエネルギー障壁があります。しかし実際の膜は結晶領域間のわずかなずれである粒界を含み、そこがより容易な通路になり得ます。計算は、彼らの成長法がもたらす重要な利点を示しました：多層WS₂では層ごとの粒状パターンがそろっていません。その不整合により、銅原子は直線のトンネルではなくジグザグの経路をたどらざるを得ず、拡散に要するエネルギーが全体として上がります。この原子スケールの迷路が、より厚いWS₂積層が特に優れたバリアとなる理由を説明します。

将来のチップにとっての意味

総合すると、本研究はチップに優しい温度で成長した単一の原子的に薄いWS₂膜が、銅配線の導電性を改善すると同時に銅の拡散を防げることを示しています。非常に薄く、ウエハー全体の複雑な三次元形状を被覆できるため、この二重機能層は最小の配線で銅のための空間を解放し、チップの微細化が進んでも抵抗と発熱を抑える可能性があります。結晶粒構造のさらなる制御や関連する二次元材料の探索により、本アプローチは5ナノメートル以降の時代における、より信頼性が高くエネルギー効率の良い電子デバイスへの有望な道を提供します。

引用: Mangattuchali, M.J., Astier, H.P., Chung, JY. et al. Low-temperature wafer-scale growth of ultrathin tungsten disulfide for bifunctional interconnect barriers and liners. Nat Electron 9, 379–388 (2026). https://doi.org/10.1038/s41928-026-01592-6

キーワード: 二硫化タングステン, 銅配線, 2次元材料, 原子層堆積, 拡散バリア