Studie zum Verzugsspannungs in SiP‑Gehäusen während des Reflow‑Lötens

Warum winzige Verformungen in Elektronik wichtig sind

Moderne Geräte und KI‑Hardware pressen enorme Rechenleistung in Gehäuse, die kleiner als eine Briefmarke sind. In diesen kompakten Systemen müssen Chips, Leitungsebenen und Lötverbindungen extremen Erwärmungs‑ und Abkühlzyklen während der Fertigung standhalten. Selbst leichte Verbiegungen – als Verzug bezeichnet – können Lötperlen reißen oder Verbindungen unterbrechen und so unauffällig die Lebensdauer eines Geräts verkürzen. Dieses Papier untersucht, wie und warum diese winzigen Strukturen während des Lötvorgangs verzerren und wie klügere Computermodelle Ingenieuren helfen können, flachere, zuverlässigere fortgeschrittene Chip‑Gehäuse zu entwerfen.

Wie geschichtete Chip‑Systeme aufgebaut werden

Die Studie konzentriert sich auf einen Typ fortschrittlicher Gehäuse, das System‑in‑Package (SiP). Statt eines einzelnen Chips auf einer einfachen Platine stapelt ein SiP mehrere Chips auf einem hochdichten Leiterplatten‑Substrat, das aus vielen ultradünnen Schichten besteht. Kupferleitungen leiten Signale zwischen den Chips, während kleine Metallkugeln (Lötperlen) das gesamte Modul mit der Hauptplatine verbinden. Während der Fertigung läuft die Baugruppe durch einen Reflow‑Ofen: Die Temperatur steigt von Raumtemperatur auf rund 240 °C und kühlt dann wieder ab. Da Kupfer, Polymere und Lot sich mit der Temperatur unterschiedlich ausdehnen und zusammenziehen, kann der Material‑Sandwich zu einer leichten Wölbung in Lächel‑ oder Stirnrunz‑Form neigen und alles im Inneren belasten.

Einblick durch realistische Simulationen

Frühere Computermodelle des Verzugs nahmen oft Vereinfachungen vor. Sie behandelten komplexe Polymere als einfache elastische Festkörper, glätteten feine Kupferleitungen zu einheitlichen Blöcken und ignorierten jede vorhandene Vorbiegung der Platine vor dem Löten. Diese Arbeit baut ein treueres Bild auf. Die Autoren übernehmen explizit die tatsächlichen Kupferspur‑Muster in das Modell und geben wichtigen Polymerschichten ein viskoelastisches Verhalten, das heißt, sie können sich unter Belastung langsam wie sehr zäher Honig entspannen. Außerdem wird die zeitabhängige Kriechdeformation in Lötperlen berücksichtigt, bei der Metall bei hohen Temperaturen unter Spannung langsam plastisch fließt. Ein sorgfältig abgestimmtes Netz für das Finite‑Elemente‑Modell balanciert Genauigkeit und Rechenzeit, und die Methode wird gegen präzise optische Messungen realer Platinen validiert, mit Übereinstimmung von etwa 7 Prozent.

Was Verzug und Spannung wirklich antreibt

Die verbesserten Simulationen legen mehrere Überraschungen offen. Erstens kippt das Biegemuster des Substrats zwischen "lächelnder" und "stirnrunzelnder" Form, wenn die Temperatur über den Erweichungspunkt der Polymere steigt und dann wieder fällt. Entscheidend ist, dass die Einbeziehung der gemessenen Anfangsbiegung des Substrats die Spitzenverzerrung um mehrere zehn Mikrometer verändert; das Ignorieren macht die Baugruppe sicherer erscheinen, als sie tatsächlich ist. Das Layout der Kupferspuren wirkt selbst wie versteifte Bewehrungsstäbe: werden die Spuren realistisch mit Spurabbildung modelliert, wird die vorhergesagte Verzugskontur welliger – wie in den Experimenten beobachtet – statt einer einfachen Schüssel. Die Studie zeigt auch, dass allein eine starrere Kernplatine nicht zwangsläufig zu flacheren Gehäusen führt. Da die Ausdehnung stark richtungsabhängig ist, kann ein sehr steifer Kern tatsächlich mehr Spannung einschließen und dadurch das Bauteil zwingen, sich stärker zu biegen, um diese Spannung zu entlasten.

Schlauer Materialien wählen, nicht nur stärkere

Durch das Austauschen verschiedener Dielektrika und Kernmaterialien im Modell finden die Autoren heraus, dass das "beste" Substrat jenes ist, dessen thermische Ausdehnung zu den Nachbarn passt und dessen Steifigkeit moderat ist, nicht extrem. Unter mehreren Kandidaten für dielektrische Filme zeigt ein technisches Material mit der Bezeichnung ABF‑L den geringsten Verzug, weil es sich in dem für den Reflow wichtigen Temperaturbereich weniger ausdehnt. Die Studie vergleicht auch traditionelles blei‑haltiges Lot mit zwei bleifreien Legierungen. Klassisches Sn63Pb37‑Lot entwickelt nach dem Löten die geringste Spannung, aber die höchste bleibende Verformung, was es über viele Temperaturzyklen anfälliger für Ermüdungsrisse macht. Eine bleifreie Legierung, SAC405, zeigt höhere Spannung, aber deutlich geringere akkumulierte Dehnung, was sich in einer besseren Langzeitzuverlässigkeit der winzigen Lötperlen niederschlägt.

Was das für die zukünftige Elektronik bedeutet

Beschreibend zeigt die Arbeit, dass Verzug in fortschrittlichen Chipgehäusen nicht von einer einzelnen "stärker ist besser"‑Materialwahl gesteuert wird. Stattdessen entsteht er aus der Stapelung vieler Schichten mit unterschiedlichen thermischen Eigenschaften, der Anordnung dünner Kupferbahnen und daraus, wie Metalle und Polymere sich unter Wärme langsam entspannen. Indem diese Effekte detailliert erfasst werden, sagt die vorgeschlagene Simulationsmethode Biegung und Spannung deutlich genauer voraus, ohne unbeherrschbare Rechenressourcen zu verlangen. Das gibt Designern ein praktisches Werkzeug an die Hand, Substratstapel und Lotlegierungen so zu wählen, dass Geräte flacher und Verbindungen gesünder bleiben – ein Schritt hin zu zuverlässigeren, dichter gepackten Elektronik‑ und KI‑Systemen.

Zitation: Qu, R.N., Li, D.S., Pan, L. et al. Study on warpage stress in SiP packages during reflow soldering. Sci Rep 16, 14326 (2026). https://doi.org/10.1038/s41598-026-38115-4

Schlüsselwörter: elektronische Verpackung, Verzug, System‑in‑Package, Reflow‑Löten, Lötermüdung