基于带间隧穿的双向高非线性模拟忆阻器，用于可靠的交叉阵列操作

为何新型存储重要

每当你使用手机或电脑时，信息就在执行运算的处理器和存储数据的存储器之间不断往返。这种交通拥堵，俗称数据瓶颈，浪费时间和能量。本文研究了一种称为忆阻器的小型电子元件，它既能存储数据又能在存储内部参与计算。通过重新设计这些器件在大规模网格中的行为，作者希望使未来的人工智能硬件更快、更高效且更易制造。

从交通堵塞到内置捷径

传统计算机将计算与存储分离，迫使信息在芯片上沿着冗长的“道路”来回传输。随着人工智能、智能传感器和边缘设备等数据密集型任务的发展，这种往返移动成为严重限制。忆阻器——能够调节并记忆电阻的小元件——为将部分计算直接移入存储阵列提供了途径。在交叉阵列布局中，许多导线交叉且每个交点处放置一个忆阻器，大块的运算可以并行完成。然而，当大量此类元件密集排列时，写入和读取过程中会出现不希望的副作用，例如邻近单元上的寄生电压和沿意外路径的漏电流，这些都会破坏数据，除非每个忆阻器都配备额外的“选择器”元件，从而增加了复杂性和成本。

自选择的存储单元

作者提出了一种单一器件，试图自行解决这些阵列级问题。他们的忆阻器由材料层叠构成——铂和两种金属氧化物：镍氧化物（p 型）与氧化锌（n 型），对称堆叠为 Pt/p‑NiO/n‑ZnO/p‑NiO/Pt。得益于这些氧化物的电子能级排列，器件在低电压下天然抑制电流，但在达到某一“开启”阈值后电流会急剧增长。关键是，这种强非线性在正负电压方向上都存在，因此同一单元可以在任一方向上写入、擦除和读取，而无需单独的选择器。与此同时，忆阻器呈现模拟行为：其电导可通过电压脉冲在约两个数量级范围内平滑调节，而非仅在简单的开/关状态之间翻转。

微薄层如何发挥作用

为了理解实现这一行为的机制，团队详细绘制了层叠结构内部的能量景观。功函数和带隙的测量表明，镍氧化物/氧化锌结形成了一个能带顶部与另一能带底部之间的小偏移。在低电压下，仅有微小、近乎欧姆性的电流流过。当电压足够大时，电子开始直接从一层的填充态“隧穿”到另一层的空态——这一效应类似于齐纳二极管中的现象。该带间隧穿导致电流陡增。此外，当施加电场时，氧离子在氧化物内部发生漂移。它们的迁移会微妙改变每层的掺杂浓度并移动隧穿阈值，从而提供了一种通过电压极性和脉冲历史逐步调节电导的内在机制。

让大型网格表现良好

掌握了来自多器件的详细电流–电压数据后，研究者模拟了这种忆阻器在大型交叉阵列中的表现。在写入操作期间，只有一个单元应承受全电压，而相邻单元看到的电压大约为一半。由于新器件在写入电压的一半时几乎不导电，这些“半选”单元几乎不会发生非预期变化，从而扩大了安全操作窗口。在读取操作中，主要担忧是通过相邻单元盘绕的“窜漏路径”电流，这些电流会模糊高低电阻态之间的区别。所选读取电压处的强非线性能显著抑制这些泄漏路径。通过电路模型，作者表明在优化的上拉电阻下，尺寸约为 1200 × 1200 单元的阵列仍可在无需外部选择器元件的情况下可靠地区分存储状态。

承诺与下一步

在实践层面，这项工作指向了能够将数百万自选择忆阻器封装进致密三维网格的存储芯片，在数据所在位置执行类神经网络的计算，而不是将数据拖到远处的处理器中。所演示的器件已支持多个稳定的电导等级，并在模拟的模式识别任务中表现良好，尽管仍需进一步改进——例如降低工作电压并证明在纳米尺度阵列中的可复制性。对于普通读者而言，关键信息是：通过精心工程化单个微小元件内部的原子和电子运动，或许可以简化未来 AI 硬件的整体架构，使其更快、更节能。

引用: Chung, P.H., Ryu, J., Seo, D. et al. Bidirectional highly nonlinear analog memristor based on band-to-band tunneling for reliable crossbar array operation. npj Unconv. Comput. 3, 19 (2026). https://doi.org/10.1038/s44335-026-00065-5

关键词: 忆阻器交叉阵列, 存内计算, 类脑硬件, 非线性存储器件, 带间隧穿