超薄碲晶体管中迟滞的抑制

这个微小开关为何重要

每一台数字设备都依赖数十亿个称为晶体管的小开关。随着工程师试图在越来越小的空间内塞入更多开关，他们正探索可用于堆叠三维芯片的新材料。本研究聚焦于超薄碲薄膜——一种能很好传输空穴的稀有元素——并提出一个务实的问题：如何让碲晶体管实现干净且可靠的开关，而不是表现出跳变或记忆效应？

碲的前景与难题

碲作为未来低功耗电路中“缺失的一半”——高效的p型晶体管——近年来受到关注。它具有高载流子迁移率，可以制成仅几纳米厚的薄层，并且可在相对较低温度下加工，兼容现有硅制造工艺。然而，碲器件常常在控制电压正向扫和反向扫时表现出显著不匹配。该现象称为迟滞，会导致开关点漂移，破坏逻辑和存储芯片所需的稳定性。

作为看不见麻烦制造者的气体分子

研究者首先检查了通过低温蒸发法生长的碲薄膜，该方法可产生适合先进器件的平滑晶体层。将暴露在空气中的器件测量时，电流-电压曲线显示出强烈的迟滞和突变。在真空中重复相同测试则显著减弱了这种效应，指向周围空气分子的作用。团队提出，吸附在碲表面的极性气体分子像微小的可转动偶极子，会响应所施加的电压。随着电压扫动方向变化，这些偶极子重新取向，暂时增强或耗尽通道中的电荷，导致电流突然变化并引起明显的阈值电压漂移。

封堵表面并驯服俘获电荷

为应对这些表面效应，团队在碲上方增加了薄的绝缘封层。他们比较了在低温沉积的二氧化硅与氧化铝层，均能在保持材料完整性的条件下沉积。简单地覆盖碲就能显著减小由气体引起的迟滞，证实阻挡空气分子是有效的第一步。用氧化铝封装的器件表现最佳，显示出更高的电流、更好的迁移率和更稳定的行为，相比之下二氧化硅封装的器件略逊一筹。然而，当控制电压扫过较宽范围或以较慢速率扫动时，仍能观察到较小但显著的迟滞，提示存在在绝缘层内部或附近被俘获的电荷的影响。

实现稳如磐石开关的双重控制

为了进一步稳定器件，研究者构建了双栅结构，将超薄碲层夹在两侧的氧化铝之间，并由顶栅和底栅共同控制。该设计不仅屏蔽了通道与环境的直接接触，还提供了更严格的静电控制。测量结果显示，双栅器件具有非常小的迟滞、平滑的电流曲线且无突变，并在普通空气中实现了高开关比。即便在极慢的电压扫速下或器件在偏置下保持数分钟，迟滞仍低于约一伏且开关电流几乎保持恒定。

对未来芯片意味着什么

简而言之，该研究表明超薄碲晶体管的跳变行为主要来自附着在表面的空气分子在器件运行时重新取向，其次是绝缘层中或附近被俘获电荷的贡献。通过将碲密封在致密的氧化铝中并使用双栅控制，团队将一个不稳定的开关转变为性能优异且稳定的器件。这一方法使碲器件更接近在堆叠三维芯片布局中的实际应用，在这种布局中，可靠的p型晶体管对低功耗和高密度电子学至关重要。

引用: Wang, ST., Li, KW., Weng, TT. et al. Suppression of hysteresis in ultrathin tellurium transistors. npj 2D Mater Appl 10, 55 (2026). https://doi.org/10.1038/s41699-026-00686-1

关键词: 碲晶体管, 迟滞, 双栅器件, 二维半导体, 三维芯片集成