氧化物诱导的 MoS2 场效应晶体管性能劣化

为何超薄电子器件会突然变慢

随着手机、笔记本和数据中心在体积上不断缩小且运算速度提高，工程师们正寻求只厚几原子层的片状奇异材料来制造下一代晶体管。钼二硫化物（MoS2）是一个明星候选材料——一种二维半导体。然而当 MoS2 被集成到实际器件中时，其性能常常远低于材料本身所显示的潜力。本文深入研究了这一谜团背后一个被忽视的元凶：包围在实际芯片中 MoS2 通道周围的无序氧化物层。

原子级薄开关元件的承诺

二维材料是可以剥离到单原子层的晶体，在极小晶体管中提供了对电流的优异控制。理论上，单层 MoS2 的迁移率应高于两层或三层的更厚版本——也就是说电子应在其中更容易移动——并且应更能抵抗短沟道效应，即困扰日益缩小的硅器件的泄漏和失控问题。但在实际集成电路中，常见的是相反的趋势：具有更厚 MoS2 通道的器件往往表现更好，这表明抑制性能的因素并非来自 MoS2 本身，而是外部环境。

当周围材料成为问题

关键嫌疑对象是栅极氧化物，这是直接置于 MoS2 上下以使栅极电极实现开关功能的绝缘材料。在硅技术中，会形成薄且高质量的本征氧化层，界面干净且均匀。而对于 MoS2，工程师常不得不依赖无定形或结构无序的氧化物，例如氧化铝（Al2O3）和氧化铪（HfO2）。作者使用无需经验拟合的大规模量子力学模拟，明确构建了与这些无定形氧化物接触的 MoS2 原子模型，并模拟了完整的晶体管行为。这使他们能够将具体的原子尺度特征——如缺失的原子与不平整的表面——与宏观器件性质（如电流、泄漏和开关陡峭度）联系起来。

阻挡电子的无形突起与陷阱

研究揭示了无定形氧化物破坏 MoS2 晶体管的两种主要机制。首先，氧化物中的缺陷，尤其是缺氧位点，会在 MoS2 的能隙内产生局域电子态。这些“陷阱”态可以捕获并释放电子，也可作为电流在源极与漏极之间隧穿的中间阶梯，即使晶体管应处于关闭状态也会增加不必要的泄漏。其次，氧化物表面的化学组成不均与粗糙性导致氧化物与 MoS2 的某些电子轨道发生混杂。这些缺陷与杂化区域共同在 MoS2 层内产生一片片的静电“山”和“谷”。沿通道移动的电子会被这些电势波动散射，从而降低迁移率、减小最大开态电流，并使亚阈摆（开关陡峭度）变差。

为什么更厚的层能更好地应对糟糕的环境

通过对单层、双层和三层 MoS2 器件的模拟，作者表明最薄的通道受损最严重：随着材料变薄，它对氧化物不规则性的感应更强，导致更大的电势波动和更显著的性能损失。在单层器件中，工作栅压下的迁移率相较于使用理想晶体氧化物的同构结构大约会下降 70%；而在三层 MoS2 中，降幅接近 40%。这与实验报道相符：一旦考虑真实栅极结构，较厚的 MoS2 通道常常胜过单层。然而，这项工作也指出了一条有前景的出路：如果无定形氧化物表面能被氢很好钝化、无氧空位且化学上均匀，单层器件仍能保留接近使用近乎完美晶体氧化物器件的大约 80% 的电流。

这对未来微型芯片意味着什么

对非专业读者来说，最重要的结论是：明日超薄晶体管的限制因素可能并非这些奇异的通道材料本身，而是看似平凡的包围它们的氧化物。这些氧化物中的原子尺度无序和缺陷会在能量上绘出无形的地形，减缓、散射并导致 MoS2 器件中的电子泄漏，尤其当通道仅为单层时。模拟表明，通过工程化更清洁、更均匀的氧化物界面——无论是通过更优材料、缺陷控制，还是添加界面层——工程师可以释放二维半导体更多的内在潜力。换言之，使器件中“绝缘”部分近乎完美，与选择合适的超薄导体同样关键。

引用: Ducry, F., Van Troeye, B., Dossena, M. et al. Oxide induced degradation in MoS₂ field-effect transistors. npj 2D Mater Appl 10, 49 (2026). https://doi.org/10.1038/s41699-026-00677-2

关键词: 二维材料, MoS2 晶体管, 栅极氧化物, 器件劣化, 界面缺陷