在超导跨蒙比特表面绘制二能级系统位置图

在量子芯片上寻觅隐秘缺陷

超导量子计算机有望解决当今经典计算机难以应对的问题，但其性能仍受微小缺陷的制约，这些缺陷悄悄削弱器件表现。本研究展示了如何定位这些被称为二能级系统的“麻烦制造者”在一种常用量子比特表面的分布，帮助工程师准确看到芯片哪些部位最损害可靠性。

为何微小缺陷如此重要

在构成量子处理器的固体材料中，某些原子不会固定停留在单一位置，而是能在两个近邻位置之间隧穿。每个这样的缺陷表现为具有两个态的小开关，称为二能级系统。当这些开关带电时，它们会与存储在超导量子比特中用于编码信息的微弱电场发生强耦合。如果量子比特的能量可以流入附近的缺陷，量子态便会更快衰减，从而缩短比特的有效寿命。

将量子比特变为局部传感器

研究团队使用了一种常用的跨蒙（transmon）量子比特，这种设计由一个十字形的金属岛通过一对约瑟夫森结与周围接地平面连接。在该结构周围，他们布置了四个额外的金属垫作为门电极。通过对这些垫施加精心选择的静态电压，可以在局部产生电场，轻微改变附近缺陷的固有频率。由于每个缺陷对每个门的响应不同，这个量子比特及其周边实际上成为一个微小的传感器阵列，能够探测单个缺陷的大致位置。

通过电学指纹绘制缺陷位置

为了发现缺陷，团队首先使用一种称为交换光谱学的定时实验。他们激发量子比特、短暂调节其频率，然后测量剩余能量。当量子比特的频率与某缺陷匹配时，能量在两者之间发生交换，量子比特的弛豫加快，从而在寿命测量中出现一个凹陷。对每个门电极的电压进行扫描并重复该过程，可以显示该缺陷在不同偏压下频率如何移动。把这些位移模式与对量子比特周围电场的详细计算机模拟进行比对，团队便能三角定位出该缺陷在芯片表面最可能的位置。

缺陷的真实聚集位置

使用该方法，研究人员在单个跨蒙量子比特上绘制了55个独立的表面缺陷。令人惊讶的是，近60%的有害缺陷聚集在约瑟夫森结的窄引线上，尽管芯片的大部分面积和电场能量分布在大电容垫和接地平面上。分析表明，引线附近的缺陷密度大约是宽阔金属表面的两倍。这指向了芯片制造工艺本身——尤其是用于刻画结线的剥离（lift-off）工艺——可能引入额外的无序、残留和粗糙度，从而促进缺陷形成。

为更好的量子硬件提供指导

这项工作不仅展示了与量子比特耦合的缺陷数量，还精确指出了它们最常出现的位置，为芯片设计师提供了一个新的聚焦改进点。结果支持在结引线附近采用更洁净、更温和的加工流程，设计引线以扩展电场分布，以及使用片上电极将最有害的缺陷推离量子比特频率。简言之，该研究绘制了量子芯片上最严重问题点的地图，并提出了使比特更平静、更长寿的实用路径。

引用: Lisenfeld, J., Händel, A.K., Daum, E. et al. Mapping the positions of Two-Level-Systems on the surface of a superconducting transmon qubit. npj Quantum Inf 12, 80 (2026). https://doi.org/10.1038/s41534-026-01272-5

关键词: 超导量子比特, 二能级系统, 量子退相干, 约瑟夫森结, 量子硬件制造