使用跨导体跨导元件演示高保真度纠缠逻辑比特

让脆弱的量子链路保持活性

量子计算机有望解决令当今超级计算机望而却步的问题，但它们的构件——量子比特——极其脆弱。即便来自环境的微小扰动也能扰乱那些赋予量子设备能力的微妙关联，即纠缠。本文展示了一种方法，通过在 IBM 的超导跨导器（transmon）处理器上测试的巧妙组合两种保护策略，使成对编码的“逻辑”比特比裸硬件能保持纠缠的时间长得多。

为什么普通保护不够

标准量子纠错将信息分散存储在若干物理比特上，这样小的差错可以被发现并在原理上加以修复。但每种纠错码都有盲点：某些错误模式看起来像对编码数据的合法操作，从而作为不可探测的“逻辑错误”溜过。随着量子处理器规模扩大，相邻比特之间的不受欢迎相互作用——尤其是一种称为串扰的两比特扰动——会恰好产生这些危险模式。通常的补救办法是使码更大、更复杂，但这很快在硬件和控制开销上变得昂贵。

将两重防护合二为一

作者提出了一种混合策略，使编码保持紧凑的同时大幅减少其盲点。他们从一个紧凑的四比特误差检测码出发，常写作 [[4,2,2]]，该码将两个逻辑比特编码到四个物理比特之中。在此基础上，他们应用了动态解耦——一种通过对比特施加快速且精心设计的控制脉冲以随时间抵消噪声影响的技术。关键的转折在于这些脉冲并非任意选择：它们取自该码自身的对称操作，称为“正规化子”（normalizer）元素。通过用这些与码相兼容的操作脉冲——作者称之为正规化子动态解耦——他们可以平均掉那些本来会伪装成逻辑错误的扰动，而不会把系统驱出编码子空间。

在真实硬件上检验这一思路

为检验该方案是否真正保护信息，团队集中在量子计算中最脆弱的资源之一：纠缠的贝尔对上。他们使用四比特码对两个逻辑比特进行编码并将其制备为纠缠的贝尔态，然后让系统在 IBM 的 127 比特跨导芯片上空闲演化。通过有意解码到不同的贝尔态并读取全部四个物理比特，他们能够判断是否发生了特定的逻辑错误并单独追踪普通的物理故障。他们还在编码和解码电路的空闲期间填充了已知的物理层动态解耦序列，以便任何额外的增益都可以归因于新的、逻辑层脉冲。这一缜密的设计使他们能够区分对单个比特的保护与码中真正的逻辑错误抑制。

我们获得了多少额外保护？

在相邻跨导器不断相互牵引的器件上，串扰很快破坏了未经保护的逻辑贝尔对：它们的保真度（衡量最终态与目标纠缠态接近程度的指标）在大约 10 微秒内降至约 20%，并出现由这些不希望的相互作用驱动的振荡。仅仅使用物理层动态解耦能有所改观，但仍留下明显的逻辑错误。当研究者启用他们的码感知脉冲序列、并将其调谐以抵消占主导的误差通道且对控制不完善具有鲁棒性时，逻辑贝尔对的表现显著改善。在最长 55 微秒的存储时间内，该方案的最佳版本在他们同时使用码内置的误差检测以丢弃明显物理故障的实验中，将平均编码贝尔保真度保持在 90–95% 的范围；即使不只集中在最佳的比特组合上，仍保持在 80% 以上。相比之下，同一硬件上即便施加强力的物理层动态解耦，最佳的未编码贝尔对在相同时段内的保真度也衰减到约 70%。

超越收支平衡点

核心结论是：由这种误差检测与正规化子动态解耦混合保护的纠缠逻辑比特对，其生存性能优于任何可比的未经保护或仅受物理保护的比特对——作者称之为超越收支平衡（beyond‑breakeven）性能。该方法不仅抑制逻辑错误，还降低了可探测物理故障的发生率，从而减少了丢弃错误实验的代价。由于脉冲模式仅依赖于一小组码对称性而非码的规模，该方法原则上可扩展到更大架构而不会让复杂度爆炸。因此这项工作为在真实算法和更大容错机器中保持脆弱量子链路足够长时间以发挥作用提供了实用的配方。

引用: Vezvaee, A., Tripathi, V., Morford-Oberst, M. et al. Demonstration of high-fidelity entangled logical qubits using transmons. Nat Commun 17, 3281 (2026). https://doi.org/10.1038/s41467-026-70011-3

关键词: 量子纠错, 动态解耦, 逻辑比特, 超导跨导元件, 纠缠