Baskılı Devre Netlist Bölümlendirmesi için Grafik Tabanlı Bir Kıyas Veri Kümesi

Devre şemalarını parçalamanın önemi

Akıllı saatinizden akıllı buzdolabınıza kadar sahip olduğunuz her elektronik cihaz, küçük bileşenler ve bakır yollarla dolu yeşil plakalar olan baskılı devre kartlarına (PCB) dayanır. Mühendisler veya güvenlik analistleri bir kartın nasıl çalıştığını anlamak veya gizli zayıflıkları ve tahribatı kontrol etmek istediklerinde, önce netlist adı verilen düşük seviyeli kablolama tanımını güç beslemeleri, filtreler veya iletişim birimleri gibi anlamlı fonksiyonel bloklara dönüştürmeleri gerekir. Bu makale, karmaşık PCB netlistlerini otomatik olarak bu tür anlaşılabilir modüllere ayırmak için modern yapay zeka yöntemlerini eğitmeye ve karşılaştırmaya yardımcı olan ilk büyük, açık erişimli kıyas veri kümesi olan BenchPCNP’yi tanıtıyor.

Dağınık kablolama listelerinden anlamlı yapı taşlarına

Bir PCB netlisti temelde hangi bileşen pinlerinin birbirine bağlı olduğunu tanımlayan uzun, makine tarafından okunabilir bir listedir. Tek başına, bir şehrin her sokak kavşağının yazılı olduğu ama şehir haritasının olmadığı bir duruma benzer. Netlist bölümlendirme, bileşenleri fonksiyonel alt devrelere gruplayarak bu sorunu çözer—o hantal listeyi “güç girişi”, “sinyal filtresi” veya “LED sürücü” gibi tanınabilir birimlere dönüştürür. Bu, mühendislerin devreleri hızlıca yeniden düzenleyip hata ayıklayabildiği ve yeniden tasarlayabildiği elektronik tasarım otomasyonunda ve üçüncü taraf kartları güvenlik kontrolleri ve fikri mülkiyet koruması için analiz etmek zorunda oldukları tersine mühendislikte kritik öneme sahiptir.

Daha akıllı araçlar için neden yeni veri gerekiyor

Özellikle birbirine bağlı veriler üzerinde akıl yürütecek şekilde tasarlanmış graf sinir ağlarındaki yapay zekâdaki son ilerlemeler, devreleri otomatik olarak anlama konusunda büyük iyileştirmeler vaat ediyor. Ancak ilerleme, güvenilir temel gerçek etiketlerine sahip yüksek kaliteli, paylaşılan veri kümelerinin eksikliği nedeniyle yavaşladı. Önceki çalışmalar küçük veya özel PCB netlist koleksiyonları kullandı; bu da yöntemleri karşılaştırmayı veya sonuçları yeniden üretmeyi zorlaştırdı. BenchPCNP bu boşluğu doğrudan ele alıyor: 50 gerçek, üretim doğrulamalı PCB tasarımını toplayıp her devrenin hangi fonksiyonel modüllere bölündüğünü dikkatle etiketleyerek topluluk için ortak bir test yatağı oluşturuyor.

Veri kümesinin gerçek dünya tasarımlarından nasıl oluşturulduğu

Yazarlar, devrelerin gerçekçi olduğundan ve pratikte zaten çalıştığından emin olmak için profesyonel bir tasarım ofisinden tarihsel PCB projeleri temin ettiler. Her tasarım için standart bir Protel 2 formatındaki ana netlist dosyası ve tasarımcının amaçladığı modül bölünmesini yansıtan ilişkili alt-netlistler alındı; bu, IPC-2612 olarak bilinen endüstri yönergesine dayanıyordu. Ticari sırları korumak için şematik çizimler kaldırıldı, ancak bileşen adları ve elektriksel bağlantıları içeren netlistler saklandı. Beş deneyimli tasarımcı tüm dosyaları çapraz kontrol etti ve ardından her tam devreyi güç kaynağı, filtreleme, LED kontrolü ve konektörler gibi fonksiyonel modüllere ayırdı; bu işlem, mühendislerin birçok üründe yapı taşlarını yeniden kullanmasını yansıtan 54 ayrı modül kategorisi oluşturdu.

Devreleri makine öğrenimi için graf haline getirmek

Veriyi yapay zekâ modelleri için kullanılabilir kılmak amacıyla ekip, her netlisti bileşenlerin düğümleri ve elektriksel bağlantıların kenarları olduğu bir grafa dönüştürdü. Her bileşeni üç pratik özellikte yoğunlaştırdılar—hangi tür parça olduğu (örneğin direnç veya entegre devre), paket tipi ve etkili pin sayısı—ve bunları basit sayısal özellikler olarak kodladılar. Bağlantının iki tamamlayıcı görünümü oluşturuldu. Geleneksel graf görünümünde bileşenler ikili olarak bağlanır. Hipergraf görünümünde ise tek bir “hiperkenar” aynı elektriksel ağı paylaşan birçok bileşeni ilişkilendirebilir; bu, çok taraflı ilişkileri daha doğrudan yakalar ve gereksiz bağlantıları azaltır. Her iki görünüm de standart JSON dosyalarında sağlanmakta ve diğer araştırmacıların veriyi yeniden oluşturup genişletebilmeleri için betikler eşlik etmektedir.

Kıyas neyin daha akıllı modeller sunduğunu gösteriyor

BenchPCNP kullanılarak yazarlar, her bileşeni doğru modüle atama görevinde birkaç popüler graf sinir ağı ile bunların hipergraf tabanlı muadillerini test ettiler. Hipergraf görünümünü kullanan modellerin, özellikle güç ve toprak gibi büyük paylaşılan ağların bulunduğu durumlarda, yalnızca geleneksel ikili graf kullananlara göre tutarlı şekilde daha yüksek doğruluk ve F1 puanları elde ettiğini buldular. Veri kümesi ayrıca gerçekçi dengesizlikleri gösteriyor: güç ve filtreler gibi ortak modüller, özel seri bağlantılar veya akım sınırlayıcılar gibi nadir olanlardan çok daha fazla bileşen içeriyor. Eğitim verisi miktarı kademeli olarak artırıldığında yapılan deneyler, performansta istikrarlı artışlar gösterdi; bu da BenchPCNP’nin gelecekte daha büyük çalışmalar için iyi ölçeklenen bir test yatağı olduğunu işaret ediyor.

Geleceğin elektroniği ve güvenliği için anlamı

Günlük terimlerle, BenchPCNP araştırmacılara gerçek devre şehirlerinin paylaşılan, güvenilir bir “harita koleksiyonu”nu ve net mahalle etiketlerini sunuyor; böylece yeni yapay zekâ araçları PCB’leri daha güvenilir şekilde okumayı ve yeniden inşa etmeyi öğrenebilir. Hipergraf tabanlı modellerin devre bağlantılarının gerçek yapısını daha iyi yakaladığını kanıtlayarak, çalışma geliştiricileri otomatik modül keşfi için daha doğru ve verimli yöntemlere yönlendiriyor. Uzun vadede, bu kıyas daha akıllı tasarım yardımcılarının ve daha güçlü tersine mühendislik araçlarının geliştirilmesini hızlandırmalı; bu da mühendislerin daha güvenli elektronikler inşa etmesine ve modern yaşamı destekleyen donanımdaki gizli sorunları tespit etmesine yardımcı olacaktır.

Atıf: Yang, J., Qiao, K., Chen, J. et al. A Graph-based Benchmark dataset for Printed Circuit Netlist Partitioning. Sci Data 13, 522 (2026). https://doi.org/10.1038/s41597-026-06818-y

Anahtar kelimeler: baskılı devre kartları, graf sinir ağları, netlist bölümlendirme, hipergraf modelleme, donanım güvenliği