微細多段解析–合成フィルタバンクによる干渉認識周波数アジャイル搭載プロセッサ

混雑する宇宙無線向けの鋭い“耳”

現代の衛星や深宇宙探査機は、限られたスペクトルに押し込まれた数十から数百に及ぶ無線通信を同時に受信しなければなりません。本論文は、既存の多くの設計よりも少ないハードウェアと消費電力で、重なり合う信号を分離してきれいな個別チャネルにするための新しい手法を示します。本研究は、将来の宇宙ミッションをより柔軟に、干渉に強く、混雑した周波数帯への適応性を高めることを目的としています。

なぜ宇宙機は賢い受信が必要か

より多くの衛星が空域を共有するにつれ、無線リンクは多くのデジタルデータストリームを狭く詰められた周波数スライスに収める必要があります。搭載プロセッサは、広域の受信帯域を均一な“スロット”に分割し、隣接チャネルの漏れを抑え、選択したチャネルを最小限の歪みで再合成する必要があります。従来手法は大規模な高速フーリエ変換（FFT）に頼ることが多く、これはメモリを大量に必要としますし、多数の個別フィルタを並べる方式はハードウェアと消費電力を消費します。ウェーブレットベースの手法は数学的に優雅ですが、隣接チャネルが周波数領域で過度に重なることがあり、これではクリーンなデータビットの復元に悪影響を及ぼします。

一つのフィルタで多機能を実現

著者らは既存の数学ツールである最大オーバーラップウェーブレットパケット変換を、通信向けのチャネライザに再定式化しました。各チャネルごとに異なるフィルタを設計する代わりに、まず慎重に設計した単一のデジタルローパスフィルタを起点とし、それを伸縮・結合して多段ツリーで解析フィルタと再構成フィルタを自動生成します。変換が“非ダウンサンプリング（非減少）”であるため、古典的なウェーブレットのように時間サンプルを捨てず、シンボル復調に必要なタイミングが保たれます。この統一された解析–合成構造は、同一遅延と予測可能な振る舞いを持つ均等に間隔を空けたチャネルを生成し、同一ハードウェアブロックの大幅な再利用によってメモリと演算の要求を低く抑えます。

信号純度とハードウェアコストのバランス

その単一プロトタイプフィルタの設計が本手法の核です。チームは多目的最適化を用いて、三つの懸念を天秤にかけます：各チャネルの端でどれだけ鋭く遮断するか（遷移帯エネルギー）、禁止周波数へのリークがどれだけ少ないか（ストップ帯域エネルギー）、そしてフィルタ長（ハードウェアコストの代替指標）。実用的な通信制約として、直交位相偏移鍵変調（QPSK）信号をシミュレートし、誤差ベクトル大きさ（EVM）が10%を超える設計を棄却します。候補設計を精査することで、オーダー105のイクリリップルフィルタが良好な妥協点であることを見出しました：非常にクリーンなチャネル分離を提供しつつ、演算量とメモリ要求を実際の搭載電子機器の範囲内に収めます。

設計の実力を検証

アイデアを試すために、著者らは厳しいシナリオをシミュレートしました：各10 kHzの幅を持つ64個のQPSKキャリアを均一なグリッド上に詰め込んだ密な広帯域信号です。彼らの多段フィルタツリーは帯域を64等分し、各スライスを選択的に再結合してブロックベースFFT処理によって導入される微妙な位相ずれを取り除きます。全チャネルにわたる隣接チャネルからの平均アイソレーションは98 dBを超え、最悪ケースでも約80 dBと、通常QPSKリンクに必要とされる値をはるかに上回ります。本手法は隣接スライスを集約して粗い分解能（16や32チャネル）に拡張でき、むしろアイソレーションが改善されます。浮動小数点で最大2048チャネルまでのテストでも、アーキテクチャ自体に数値的不安定性は見られませんでした。

数式から宇宙機ハードウェアへ

チームは設計をミドルレンジのXilinx Kintex‑7 FPGAに実装マッピングしました。ブロック単位でデータを処理し、単一のFFT、単一の逆FFT、および1つの複素乗算器を全チャネルに時間分割で使い回すことで、デジタル信号処理ブロックとメモリブロックの数を抑えつつ160 MHzの内部クロックを維持します。実機を想定した固定小数点シミュレーションでも、最悪ケースのアイソレーションは60 dB以上を保ち、QPSKの歪みは約12%未満に収まることが確認され、実ハードウェアで避けられない丸め誤差に対しても手法が耐えうることが示されました。全体の計算負荷はブロックサイズに対して対数的にしか増加せず、チャネルごとのフィルタ複製を必要としないため、電力と面積に制約のある搭載プロセッサにとって魅力的な設計です。

将来のミッションへの意味

平たく言えば、本論文は一つの非常に賢い再利用可能なフィルタを使って、専用回路を多数搭載することなく混雑した無線帯を多くのクリーンで調整可能なレーンに仕分けできることを示しています。その結果、スペクトル的に鋭い干渉認識型チャネライザが実現し、細かい解像度と粗い解像度を切り替えられ、標準的なデジタル変調のデータ整合性を保ちつつ、現実的なFPGAリソースと消費電力の枠内に収まります。この統一フレームワークは、リンクを即時に再構成し、スペクトルをより柔軟に共有し、多くのユーザを信号品質を損なわずにサポートする必要のある将来の衛星ペイロードの基盤を提供します。

引用: Sarkar, S., Das, A., Mishra, D. et al. Interference-aware frequency-agile onboard processor using fine-grained multilevel analysis–synthesis filter-bank channelization. Sci Rep 16, 12772 (2026). https://doi.org/10.1038/s41598-026-43081-y

キーワード: 衛星通信, デジタル信号処理, フィルタバンク, 搭載プロセッサ, マルチキャリア変調