3D LineExplore：一种用于多层 PCB 几何布线的三维线路探索方法

为无处不在的电路板带来更聪明的布线

每一部智能手机、笔记本电脑和汽车内部，如今都隐藏着将信号在芯片间传输的微小铜制高速公路。随着电子设备在更小空间内塞入更多元件，在印刷电路板（PCB）上绘制这些微观“道路”已成为硬件设计中最难的步骤之一。本文提出了一种在三维中自动规划这些线路的新方法，承诺能加快设计速度、减少错误并提升我们日常设备的性能。

为什么传统布线会碰壁

目前的自动 PCB 布线器大多以类似棋盘格的网格进行思考：电路板被切分为细小方格，像 A* 这样的算法在这些格子间搜索从一个引脚到另一个引脚的最低代价路径。这种方法可行，但存在权衡：若网格太粗，路径不精确且可能违反设计规则；若网格非常细，搜索空间会爆炸并变得极其缓慢，尤其是在可通过小钻孔（过孔）在层间切换的多层电路板上。无网格方法避免了人为网格，直接处理几何形状，但到目前为止大多只限于平面二维布局，难以高效处理真正的三维多层布线。

用于寻找安全路径的三维“雷达”

作者提出了 3D LineExplore，这是一种在连续空间和多层之间直接工作的无网格布线方法。其核心是一种受“雷达”启发的扫描算法。该方法不检查每个网格单元，而是在当前位置的局部邻域内环视，识别附近的障碍物（如元件和已放置的导线），并从这些形状中收集关键的拐角点。基于这些点，它提出了一组紧凑的、有前景的“探索点”，这些点是导线可以安全通过的位置。如果当前邻域内无法找到通路，扫描半径会按需扩展，但仅在必要时进行。这种选择性探测使搜索保持聚焦，避免冗余检查，并通过在层间投影目标点和添加表示潜在过孔位置的特殊探索点，自然地扩展到多层情形。

让代价指引最佳路径

一旦确定了探索点，第二个模块便选择实际路径。这个避障启发式路径算法类似有引导的搜索：它将已走过的距离、到每个候选点的距离、钻通过孔到另一层的额外代价以及到目标的直线估计距离加权到一个代价函数中，并与优先队列配合使用，算法总是扩展最有希望的下一步。幕后过程构建了一个稀疏的可行移动图，而无需铺设完整网格。当到达目标引脚时，通过沿存储的前驱链接回溯到起点来重构路径，从而生成一条完整的三维路线，绕开障碍并仅在值得付出额外代价时才切换层级。

清理复杂网络并优化线形

真实的 PCB 很少只是一次连接一对引脚。许多网络将三个或更多引脚连在一起，这容易导致死胡同或线路缠结。3D LineExplore 通过将多引脚网络分解为一系列最近邻引脚对、逐对布线，然后修复任何失败来处理这些情况。如果某个连接无法按计划完成，算法会寻找替代的连接点，将其连接到附近已有连接的引脚，以最少的额外导线恢复网络。在所有连通性得到保证后，后处理阶段会改善导线的物理形状。许多高速设计偏好约 135 度的弯角而非锐利的直角，以便于制造并减少电反射。作者引入了一种几何“平行四边形”调整，将折线段重塑为更平滑、受 135 度限制的路径，同时保留所有连接并避免新的碰撞。

将新方法付诸测试

团队在 11 个从简单到复杂的公开基准板上评估了 3D LineExplore，并与商业和学术工具进行了比较，包括 FreeRouting、ELECTRA、DeepPCB 以及经优化的 3D A* 算法。在这些案例中，新方法成功连接了约 98% 的所需引脚对，达到或超过了已建立的布线器。更引人注目的是，其总线长平均更短——比某领先商业工具约少 15%——有助于降低信号延迟和功耗。尽管它有时使用更多过孔以绕开拥堵，这一权衡改善了空间利用并减少了单层的拥挤。在速度方面，一遍式设计结合自适应局部扫描，使大多数设计在数秒内完成；在某些场景下，相较于暴力的全板搜索，自适应搜索将布线时间缩短了 90% 以上，而仅略微增加了导线长度。

这对未来电子产品意味着什么

简而言之，3D LineExplore 为 PCB 设计师提供了一种更像熟练工程师的布线方式：在局部环视、仅选择最有用的候选路线，并在短路径与层间切换成本之间做出权衡。它避免了精细网格带来的高开销，同时仍然遵守严格的设计规则并产生可制造的平滑走线。随着电子产品持续复杂化并向更小尺寸发展，像这样的方案——尤其是与未来的机器学习引导相结合时——可能使自动布线更快、更可靠，帮助新一代设备更快上市并更高效地工作。

引用: Sun, N., Zhang, J., Xu, N. et al. 3D LineExplore: a 3D line exploration method for multi-layer PCB geometric routing. Sci Rep 16, 6588 (2026). https://doi.org/10.1038/s41598-026-36925-0

关键词: PCB 布线, 多层电路板, 无网格算法, 电子设计自动化, 3D 路径规划